做电机控制的人第一次把SVPWM往FPGA里塞的时候通常会先经历几个“不解”为什么明明在MCU上调好的FOC参数到了FPGA上反而各种发散为什么SVPWM算出来的占空比看着是对的电机转起来还是嗡嗡叫这些问题我在几年前做第一个FPGA电流环项目时都遇到过后来把SVPWM的每一个环节都拆开算了一遍才真正弄明白。这篇手册的起点就是想把手上的这套“FPGA电流环电机控制SVPWM”链路里的关键点写透从空间矢量到底层硬件如何映射从扇区判断到死区插入从电流采样同步到PI离散化再到PLECS仿真、RTL验证、ILA实测的整套流程。内容并不高端但都是我在实际项目中验证过、能直接落到工程上的东西。如果你正准备做FPGA电机控制或者已经写了一版SVPWM但总差一口气这篇应该能帮你省下不少弯路。我会把几个容易翻车的细节放在前面讲后面再给完整的实现路径和排错清单。1. 为什么把SVPWM放进FPGA一个控制工程师的真实取舍1.1 控制周期在电机驱动中到底有多值钱先聊一个最容易被忽略的前提电流环的响应速度和确定性。现代伺服驱动器的主流做法是电流环工作在10k~40kHzFOC的完整流程——电流采样、Clark/Park变换、双PI调节、反Park变换、SVPWM输出——在MCU上大概要吃掉5~15us的中断时间。如果这个时间占用过多留给上位机通信、编码器读取、故障保护的时间就很紧张。FPGA则完全不同。它的优势不是“算得快”这么简单而是“每个时钟周期都在确定地算”。MCU的执行是顺序的中断优先级、分支预测、cache miss都会带来抖动FPGA里只要RTL写对一拍是一拍时延固定到纳秒级。以150MHz系统时钟为例完整FOC环路大概需要300~500个周期也就是2~3.3us而且这个延迟是硬保证的不受任何软件分支影响。这对电流环的意义非常大。电流环本质上是一个高带宽闭环系统环路里的总延迟直接决定了你能把带宽推到多高。MCU从ADC转换完成到PWM更新往往需要好几微秒这部分延迟会吃掉相位裕度导致电流环参数不敢调大。FPGA方案把整个环路的延迟压到1us以内相当于把“控制预算”省下来交给PI参数这也是为什么同一台电机在FPGA控制器上可以跑得更激进。1.2 MCU、MCUFPGA、纯FPGA三种方案的对比很多人问我FPGA做电机控制是不是杀鸡用牛刀其实要分场景。我这里简单对比一下常用方案方便你判断自己该不该上FPGA方案典型电流环延迟多轴扩展难度灵活性开发成本适用场景高性能MCU带FPU5~15us困难中断资源有限较高低单轴、中小功率MCUFPGA2~5us较容易较高中高多轴伺服、高端驱动纯FPGA1us很容易并行资源充足高高超高开关频率、多轴协同、HIL纯FPGA方案需要自己写UART、编码器计数、ADC接口、PI控制器、PWM死区工作量确实大但换来的是接近为零的确定性时延和无与伦比的并行能力。如果只是做原型验证MCUFPGA的组合更现实MCU负责人机交互和通信FPGA独占电流环。1.3 哪些应用场景“不得不”上FPGA有几个场景是MCU方案比较吃力的大家可以对号入座低电感电机比如无人机电机、高速主轴电机电感可能只有几十微亨得靠非常高的PWM开关频率60k~100kHz来压低电流纹波。这个频率下MCU的运算风暴非常明显FPGA可以轻松扛住。多轴联动一台控制器带4~8个轴每轴都要独立的电流环和SVPWMMCU顺序执行会撞墙FPGA天然并行一个模块复制几份就行。高频注入无感控制高频注入需要在PWM载波同步的时序里做解调实时性要求极苛刻MCU通常只能在低速勉强跑FPGA做起来从容得多。硬件在环HIL仿真用FPGA搭建逆变器和电机实时模型与控制板对接做闭环测试没有纳秒级I/O和低延迟计算基本做不了。如果你正好在这些场景里FPGA基本是唯一解。2. SVPWM原理的八股拆解扇区、矢量、马鞍波与零序2.1 为什么SVPWM的电压利用率比SPWM高15.47%先回到最基本的八种开关状态。三相逆变器有六个功率管同一桥臂上下管不能同时导通所以只有八种组合六个有效矢量100、110、010、011、001、101和两个零矢量000、111。六个有效矢量把复平面分成六个扇区每个扇区里用相邻两个有效矢量加零矢量按伏秒平衡去合成目标电压矢量。SPWM能输出的最大相电压基波峰值是Vdc/2而SVPWM能输出的最大相电压基波峰值是Vdc/√3。一个开关周期内参考电压矢量的运动轨迹被限制在正六边形的内切圆里内切圆半径就是Vdc/√3。两者一比Vdc/√3 ÷ (Vdc/2) 2/√3 ≈ 1.1547也就是SVPWM比SPWM的电压利用率高出15.47%。这15.47%在电机驱动里有时候就是“能不能跑满额定转速”的差别。那这15.47%是怎么来的本质上是SVPWM在相电压里注入了一个共模分量也就是零序分量。共模分量不会产生线电压但可以把调制波的峰值压下去让基波幅值进一步抬高而不进入过调制。2.2 扇区判断与作用时间一套可以直接查表的计算流程SVPWM的软件实现大家都背过核心就三步判断扇区、计算相邻矢量作用时间、计算三相占空比。在FPGA里也是这套流程只是每一步都要换成定点数和并行逻辑。第一步判断扇区。根据Uα、Uβ三个符号条件A (Uβ 0) ? 1 : 0B (√3·Uα - Uβ 0) ? 1 : 0C (-√3·Uα - Uβ 0) ? 1 : 0扇区编号N A 2B 4C。这里有坑很多初学者直接拿浮点算B和C没问题但到了FPGA里√3必须换成定点数近似比如Q15格式下取56756即1.732×32768否则比较器判断会出错。第二步算三个中间量X、Y、Z。设Ts为开关周期Udc为母线电压X √3 · Uβ · Ts / UdcY (1.5·Uα 0.866·Uβ) · Ts / UdcZ (-1.5·Uα 0.866·Uβ) · Ts / Udc我项目里验证过一组映射关系列出来供参考扇区NT1T21-ZY2ZX3X-Y4-XZ5Y-Z6-Y-X不同参考代码里这个表可能有差异关键是X、Y、Z的符号定义要和查表对应起来别混用。这是我第一次移植时吃过亏的地方大家留意。第三步算三个比较值。以七段式SVPWM为例Taon (Ts - T1 - T2) / 4Tbon Taon T1 / 2Tcon Tbon T2 / 2然后根据扇区把Taon、Tbon、Tcon分配到三相引脚。这步在MCU里是赋值加切换在FPGA里多一步“在计数到比较值时翻转PWM”的逻辑。2.3 马鞍波到底是怎么来的很多人问为什么SVPWM出来的调制波是马鞍形因为SVPWM在相电压里嵌入了零序分量等效于SPWM调制波里叠加了三次谐波。三次谐波会把波峰压平、波谷抬平形成中间凸起两端的马鞍形状。关键点是马鞍波是“相电压”波形的表现线电压依然是干净的正弦。所以在示波器上想要看到马鞍波必须量相电压比如中点对电机端量线电压反而看不到。这个细节我在调试时也迷惑过后来用PLECS仿真才彻底理解。再往深一点说注入的零序分量有两种常见选择三次谐波Udc/6·sin(3θ)和零序分量随机开关管切换产生的共模电压。SVPWM的七段式注入的实际上是零序分量的一种效果是让电压利用率达到1.1547。2.4 死区、最小脉宽和过调制这三个坑必须提前处理SVPWM计算完占空比不等于可以直接输出了后面还有三道工序。第一道是死区插入。上下桥臂的PWM必须留出一段“同时关断”的时间防止直通短路。FPGA里的常用做法是在上升沿延时Td下降沿不变。我一般先延一个几百ns的计数器链再配合驱动芯片的硬件死区双保险。第二道是最小脉宽处理。如果T1或T2很小PWM窄到只有几十ns驱动芯片根本反应不过来输出会失真。FPGA里需要做一个钳制逻辑当比较值小于某个阈值时强制输出为常高或常低或者直接丢弃异常窄的脉宽。这点很多教程不写但在低占空比工况下非常关键。第三道是过调制处理。当参考矢量超出六边形内切圆时T1T2会大于Ts直接计算会溢出。最简单的限幅方式是等比例缩小if (T1 T2 Ts) begin scale Ts / (T1 T2); T1 T1 * scale; T2 T2 * scale; end这个处理能保持电压矢量方向不变只损失一些幅值动态电机端表现就是电压被限制住不会产生明显畸变。3. FPGA实现SVPWM的工程细节从RTL到时序收敛3.1 顶层模块划分别把SVPWM写成一个巨大状态机FPGA实现SVPWM最忌讳的就是把整个算法写成一个巨大无比的状态机。正确做法是分模块让每个子模块保持单一职责。我常用的划分方式svpwm_top顶层负责接线和时钟域处理sector_detect扇区判断输入Uα、Uβ输出扇区编号time_calc计算X、Y、Z以及T1、T2compare_gen生成Taon、Tbon、Tcon并做扇区映射pwm_gen三角载波发生器比较器实时输出三相PWMdeadtime_gen死区插入输出互补PWM每个模块之间的数据流是单向的这样后续调试ILA抓信号时会非常清楚也能在综合时把每段逻辑的时序约束分开优化。3.2 数据格式与位宽选择定点数的必修课FPGA里跑浮点不是不行但浮点IP面积大、延迟高、时序难收敛做电流环完全没必要。我用的是Q格式定点数常见是Q15或者Q17。以Q15为例把-1到1的范围映射到-32768到32767。输入Uα、Uβ如果是从FOC出来通常是标幺值范围在-1.1到1.1之间超过±1会触发过调制所以Q15的覆盖范围够用。母线电压Udc归一化处理假设Udc_NORM 32768对应真实母线电压。这样除法变成移位速度会快很多。我记得当时用Vivado综合把浮点除法换成移位和乘法器后时序直接多了几十兆的余量。位宽选择上要留裕量。X、Y、Z计算会有中间截位误差我建议累加器位宽比输入宽8~10位比如Uα、Uβ是16bit中间计算用25bit最终截回16bit时用饱和截断而不是直接截断能明显减少低转速下的电流毛刺。3.3 扇区判断的RTL实现三路比较加查表扇区判断在FPGA里就是三个比较器加一个3bit编码非常固定。代码示意reg [2:0] sector_code; wire a_cond (u_beta 0); wire b_cond ((u_alpha * SQRT3_Q15) (u_beta * SCALE_Q15)); wire c_cond ((u_beta * SCALE_Q15) (-u_alpha * SQRT3_Q15)); // 注意符号 // 实际工程中SQRT3_Q15需要预先经过乘法器归一化 always (*) begin sector_code 3d0; if (a_cond) sector_code[0] 1b1; if (b_cond) sector_code[1] 1b1; if (c_cond) sector_code[2] 1b1; end这段代码是示意关键是三个条件的比较方向要和自己定义的X、Y、Z符号一致。我遇到过一种情况只改了B和C符号中的一个导致相邻扇区出现一小段错判电机每转一圈就抖一下非常难查。后来在ILA里直接观察sector_code发现跳变不连续才定位到。3.4 时间计算与比较值生成中心对齐PWM的核心逻辑时间计算模块里需要做几个定点乘法。这时候要优先用DSP48不要自己用LUT搭乘法器既耗资源又难收敛。以Xilinx 7系为例一个DSP48E1能做25×18乘法加上流水寄存器后跑200MHz没问题。计算完T1、T2后算三个比较值reg [15:0] taon, tbon, tcon; wire [15:0] ts_q 16dPWM_TOP; // 对应Ts的计数器最大值 wire [16:0] t1_t2 t1 t2; // 注意防止t1_t2超过ts_q时产生的溢出过调制限幅在这里做 taon (ts_q - t1_t2) 2; tbon taon (t1 1); tcon tbon (t2 1);然后根据扇区把taon、tbon、tcon分配到A、B、C三相。这部分用case语句做注意每个分支的输出要能保持不加锁存器而是用组合逻辑配wire型输出。PWM产生用中心对齐模式。设计数器从0加到PWM_TOP再减回0形成一个三角载波。PWM输出逻辑就是计数器值小于比较值时输出高电平。因为比较值是中心对称的所以生成的PWM天然是中心对称这正是SVPWM七段式需要的波形。3.5 死区插入与互补输出上升沿延时下降沿不动死区插入逻辑可以写在pwm_gen模块的输出端。简单做法是对每相PWM把原信号延时Td个系统时钟得到延时后的信号然后互补输出为PWM和PWM延时反相的组合。这里有个坑如果上升沿和下降沿都延时会导致有效占空比不对称所以标准做法是只延上升沿。reg [15:0] delay_cnt; reg pwm_a_dly; always (posedge clk or negedge rst_n) begin if (!rst_n) begin pwm_a_dly 1b0; delay_cnt 16d0; end else if (pwm_a 1b1) begin if (delay_cnt DEAD_TIME_CYCLES) begin pwm_a_dly 1b0; delay_cnt delay_cnt 1b1; end else begin pwm_a_dly 1b1; end end else begin pwm_a_dly 1b0; delay_cnt 16d0; end end这个模块在工程里要写三份每相一份。注意系统时钟频率和死区时间的关系如果系统时钟100MHz死区2us那么DEAD_TIME_CYCLES就是200。4. 电流环与SVPWM的配合FOC在FPGA上的落地4.1 从坐标变换到反ParkFPGA里的三种三角函数实现SVPWM不是孤立存在的它前面就是电流环的反Park变换。FOC整体链路是三相电流采样→Clark变换iα、iβ→Park变换id、iq→电流PI→反Park→SVPWM。FPGA实现时Clark变换很简单就是几个乘加Park变换和反Park需要电角度θ的正余弦这里有三条路可选查表法LUT预先存一个周期的正弦表用角度索引去查。资源最少延迟最小但精度受表深度限制。我用的是16bit深度表256点够用。CORDIC适合高精度和任意角度计算但延迟大迭代需要多个时钟周期。直接乘近似如果系统要求不高可以用多项式近似代替三角函数但不推荐。我常用的做法是LUT插值正弦表存1024点用角度高位查表低位做线性插值这样精度和资源都能兼顾。4.2 PI调节器在FPGA上的离散化要小心积分饱和电流环核心是d轴和q轴两个PI调节器。FPGA里用的是增量式或位置式离散PI。我推荐用位置式加抗积分饱和公式u[k] u[k-1] Kp·(e[k] - e[k-1]) Ki·e[k]在FPGA里实现时Kp、Ki要转成Q格式。比如Kp0.05Ki0.01用Q12格式分别存成204和41。乘法用DSP48累加器位宽要留足否则积分项会溢出。积分饱和是最容易出问题的环节。当PI输出达到限幅值时积分项还在继续累加导致输出饱和等误差反向时半天拉不回来。抗饱和的做法是当输出超过上下限时停止积分累加。这个判断在RTL里就是两个比较器加一个使能信号非常简单但很多人会忘。4.3 电流采样与PWM同步错开开关噪声的关键电流采样不是想采就采的。三相桥臂在PWM开关瞬间会产生很强的dv/dt噪声如果ADC在开关边沿附近采样采到的电流基本都是毛刺。正确做法是利用PWM载波下溢中断采样也就是在三角载波的谷底此时上下桥臂都处于导通或关断的稳定状态电流纹波恰好处于中心点。FPGA实现同步采样很容易从三角载波计数器的下溢信号拉出一根触发线作为ADC的SOCstart of conversion信号然后ADC转换完成后再触发FOC流水线。因为FPGA里所有逻辑都是同步的所以整个采样到更新的过程可以做成一条严格对齐的流水线第k个PWM周期采样第k1个周期更新占空比一拍不漏。如果还想进一步降噪可以做一个PWM周期内的多重采样平均但要注意额外的时间开销。我建议先把单点同步采样做干净再考虑多重采样否则调试时叠加因素太多问题不好定位。4.4 与odrive等开源FOC方案的对照有朋友问odrive的代码写得很好能不能直接搬到FPGA上odrive是MCU方案的典型代表代码在STM32等处理器上跑它的控制框架、调试上位机、参数整定思路都很值得参考但它的实时性和确定性天花板就在那里。FPGA方案可以借鉴odrive的控制参数整定方式但移植时要注意几点odrive的电流环带宽通常标称几kHzMCU延迟已经占了相当一部分。FPGA实现时同样参数下电流环带宽还能往上推。odrive的SVPWM是在中断里顺序执行的FPGA是并行流水所以两者采样时刻和占空比更新时刻不同PI参数不能直接照抄。odrive的高频注入无感控制实现得很精致如果要在FPGA复刻重点不是算法本身而是把那套与PWM同步的解调时序原样搬到RTL里。5. 仿真与验证从PLECS到Modelsim再到ILA实测5.1 先用PLECS搭模型验证算法有问题别带进RTLFPGA开发最大的痛点是调试成本高一次上板可能就烧管子。所以我的习惯是先在PLECS里搭一套完整的电气控制仿真把SVPWM算法和电流环框架验证一遍再往RTL里写。PLECS里可以搭三相逆变桥、永磁同步电机模型、坐标变换、PI调节器和SVPWM生成模块。SVPWM的算法直接在PLECS的控制模块里用C脚本或者框图实现跑完看三相相电流波形、马鞍波、电压利用率逻辑对不对一目了然。这个方法听起来多了一步实际上省的时间远大于多花的时间。5.2 用Modelsim或Vivado Simulator做RTL仿真RTL仿真建议分成两个层次。第一层是模块级仿真给sector_detect或time_calc输入一组固定的Uα、Uβ检查扇区编号和T1、T2是否符合预期。第二层是系统级仿真写一个简化的三相负载模型把PWM开关信号送进去用数字积分器模拟电感电流再反馈回电流环。这样能在不出门的情况下把整个FOC链路跑通。写testbench时有一个细节一定要把死区时间和最小脉宽带进去否则仿真波形和真实硬件会差很多。仿真里如果发现PWM占空比出现毛刺多半就是比较值更新没有做同步缓冲。解决办法是用shadow register在PWM周期开始时统一装载新比较值而不是边沿一到就更新。5.3 用ILA在线调试抓内部信号比接示波器更高效Vivado的ILAIntegrated Logic Analyzer可以抓FPGA内部信号这是调试SVPWM的神器。板子上电后把sector_code、T1、T2、三相比较值、PI输出、电流采样值都加到ILA调试窗口里触发条件设成扇区跳变或者电流超限然后观察波形。我调试时最喜欢抓的一个组合是sector_code T1 T2 三相PWM比较值。这四个信号能直接看出SVPWM是否在扇区切换时出现跳变、T1和T2是否连续、过调制是否异常触发。如果发现扇区号码跳变不连续比如从1直接跳到3那就是符号判断写错了回RTL改条件即可。5.4 硬件测试的几个实用技巧硬件测试和仿真测试是两码事真刀真枪上电之前有几个我能给到的建议测相电压必须用差分探头普通探头接地夹会引入很大环路噪声。测电流用电流钳注意电流钳的带宽要覆盖PWM开关频率。观察SVPWM马鞍波时量相电压观察线电压基波时量AB相之间二者不要搞混。示波器触发建议用PWM同步信号可以稳定看到每个开关周期内的波形细节。第一次上电前先把电流环断开只给固定占空比的SVPWM开环信号确认三相桥输出正常再接电流环闭环。6. 常见问题与排查技巧实录6.1 电机转不起来相电流乱跳先怀疑扇区判断。在ILA里把sector_code抓出来观察它的变化轨迹正常应该是1→2→3→4→5→6循环。如果出现跳变或者回跳就是Uα、Uβ的符号或幅度有问题。另一个办法是开环给一个固定角度看三相PWM占空比是否按预期分布。还有一个容易犯的错低速时Uα、Uβ很小定点数的截位误差会被放大。解决办法是用更高的Q格式或者在做扇区判断前对Uα、Uβ做一个偏移处理。6.2 电流环振荡发散电流环发散的排查顺序先查采样再查PI最后查SVPWM限幅。采样如果和PWM开关噪声混在一起PI看到的就是被污染的电流调参怎么调都怪。PI部分重点检查积分饱和把PI输出限幅值调低一点同时打开抗饱和。另外要检查PI输出到SVPWM输入之间有没有延迟不一致的问题。FPGA里如果反Park到SVPWM之间插了流水寄存器延迟会是几个时钟周期一般没问题但如果你在SVPWM内部又加了两级流水电流环的总延迟就变了PI参数必须重新整定。6.3 PWM输出占空比有毛刺这个毛刺大概率是比较值寄存器在不同时刻被更新导致的。中心对齐PWM必须保证三相比较值在同一时刻锁存否则就会出现半周期不对称。解决办法就是前面提到的shadow register在PWM周期起始沿统一装载比较值别让更新事件分散。另一个原因是死区模块里对互补PWM处理不当导致窄脉冲被吃掉或多出尖峰。用示波器看栅极电压就能确认毛刺出现在关断边沿多半是死区过短或驱动芯片驱动能力不足。6.4 电机噪音大、振动明显电机噪音大通常和死区时间设置有关。死区太大会引入额外谐波导致电流波形畸变电机会“嗡嗡”响。检查死区时间是否与开关频率匹配一般几us到几百ns视功率管和驱动芯片而定。另外可以试试五段式SVPWM因为五段式每次只切换一个开关管开关损耗和谐波都更小代价是零序电压波动更大但很多应用里完全可接受。6.5 三相电流不平衡先排除电流采样通道本身的偏置和增益误差在FPGA里做一个硬件校准把三相电流都强制到0记录ADC偏移量再用固定直流命令记录增益。这些校准值存进寄存器每次上电时自动补偿。如果校准后仍然不平衡检查Clark变换中三相反馈的符号是否一致以及SVPWM三相比较值的映射有没有对应错。7. 硬件在环测试上真实电机前可以先做的半实物验证7.1 什么是HIL为什么它能救你的驱动板硬件在环HIL测试在电机驱动里越来越常见核心思想是用FPGA搭建一个实时电机模型和逆变器模型把控制板的PWM输出当作输入经过模型计算后把虚拟的电流/位置信号反馈给控制板构成闭环。这样在连接真实电机和母线电容之前就能把控制算法、故障保护、启停逻辑全部验证一遍。好处很明显不会烧管子也省去了机械装配和示波器布线的时间。我做过一个项目在HIL里发现过流保护触发条件设得太宽松如果直接上真机大概率会炸驱动板。7.2 如果做HIL模型精度和时序一致性是命门HIL的难点在于模型要有足够精度同时时钟周期要匹配PWM开关频率。比如PWM 20kHz那么HIL仿真步长至少要1us以下才能较好模拟电流纹波。FPGA做HIL比MCU天然有优势因为可以用多个并行运算单元同时算三相桥臂状态和电机方程。HIL测试时要注意一个陷阱FPGA模型里的死区时间、管压降等参数如果跟真实驱动板差别太大测出来的控制参数会对不上。所以HIL模型的参数最好从实际功率管的datasheet和实测波形里提取至少要把死区时间设成和驱动板一致。7.3 HIL之后的最后一关上真实电机前必须做的检查清单即便HIL全部通过上真实电机前我仍然建议按这个顺序做最后一次检查断开电机连接线只给驱动板母线上电。用示波器确认六个桥臂的PWM波形都正常死区正确没有直通风险。接上电机但不使能功率管。手动转电机观察编码器信号和三相反电动势波形确认传感器方向一致。使能闭环但让电流指令设成0。观察三相电流能不能稳定在0附近有偏差可以先校准硬件偏置。用很低的电流指令额定5%跑一下确认电流环响应和方向都对再逐步加大指令。第一次运行速度环时把速度指令斜坡设得很慢并开启软件过流、过压、堵转保护防止参数问题导致飞车。我个人的经验是前面几关都过了最后这步往往还是很吓人但只要按这个顺序走出问题的概率会小很多。7.4 这套流程下来我对FPGA电机控制最大的体会做了几个FPGA电机控制项目后我最大的体会是SVPWM本身并不难难的是把它放到一个完整的实时控制链里和电流采样、坐标变换、PI调节、死区保护这些外围模块做匹配。MCU方案里很多依赖中断时序解决的问题在FPGA里都需要主动设计成“确定的流水线”每一步延迟都要算清楚。回到最开始的问题为什么同样的PI参数在FPGA上会发散多半不是PI算法的问题而是采样时序、SVPWM更新时序没有对齐。FPGA的优势恰恰是这些时序完全可以掌控前提是你愿意花时间去弄清楚每个模块之间的延迟。等你把这条链路摸顺了回头再去看那些“FPGA八股文”面试题基本就是降维打击。如果这篇手册能帮你少走几步弯路那就值了。最后提醒一句无论仿真多漂亮上电前一定要检查死区并且给母线电容充分放电再动手。电机控制这东西炸一次驱动板够你心疼好几天。