运放隔直放大电路这个题目看起来是最基础的前端电路之一但真正在板子上跑出问题来的往往就是这个最基础的部分。我印象最深的一次是一块传感器采集板设计时算好的下限截止频率是 16 Hz实测扫频出来却接近 60 Hz低频段整整丢了两个频程。查了两天最后发现是输入端那颗贴片电容的容值在直流偏压下掉了大半标称值和实际值差了三四倍——电路没错公式没错错在把元件当成了理想元件。这类事在隔直放大电路里特别常见因为它同时牵扯直流工作点、交流通路、元件非理想特性和运放本身的限制四件事只要有一件没想清楚电路就会在某个频段给你脸色看。下面我把这套电路的完整思路拆开讲从直流工作点怎么摆、隔直电容到底跟谁组成高通、增益和截止频率怎么算、仿真要分几步做、实测里哪些地方最容易出问题。适合正在做信号调理前端、音频输入级、传感器接口的读者也适合刚学完运放基础、想搞清楚为什么书上那么简单实际这么麻烦的朋友。1. 隔直电容不是串一个电容那么简单直流工作点先摆平很多人对隔直电容的理解停留在挡住直流、放过交流这个说法没错但它只描述了一半。真正决定电路能不能工作的是隔直电容和偏置网络共同构成的直流路径。你把电容串在信号通路上运放的输入端就必须另外找到一条到某个参考电位的直流通路否则输入级没有偏置电流回路输出会飘到某一边的电源轨上不动。这条通路怎么接直接决定了后面所有的计算。1.1 单电源下偏置与隔直是一套组合拳双电源供电时事情比较简单输入端接一个电阻到地输出端串一个电容到负载完事。麻烦的是单电源。假设 5 V 单电源运放要放大一个以 0 V 为中心的正负信号你就必须把静态工作点抬到 2.5 V 附近否则负半周直接被削掉。抬工作点的方式是分压两个等值电阻从电源到地中点接运放的同相输入端。问题来了如果信号直接耦合进这个分压点分压点的 2.5 V 直流会被同相放大器一起放大。增益是 10 倍的话输出想跑到 25 V实际只能贴着电源轨饱和。所以隔直电容在这里是必需品不是可选项——它把信号源的 0 V 直流和放大器的 2.5 V 偏置隔开让放大器只放大交流分量。这里有个容易忽略的细节分压电阻的取值和隔直电容是一起算的。分压电阻取 100 kΩ 一对并联等效 50 kΩ那么输入隔直电容看到的等效电阻就是源阻抗加上这 50 kΩ。要让截止频率落到 15 Hz电容只需要 0.22 μF如果分压电阻取 10 kΩ 一对等效 5 kΩ同样的截止频率就需要 2.2 μF。电阻取大省电容但热噪声大、抗干扰差电阻取小噪声低但电容容量上去了电解电容的体积和漏电流问题跟着来。还有一条单电源特有的技巧值得说把增益电阻 Rg 的下端不接地而是接到偏置中点再给偏置中点并一颗大电容交流接地。这样直流状态下 Rg 两端都是 2.5 V没有直流电流直流增益变成 1输出自然稳在 2.5 V交流状态下偏置中点被电容旁路成交流地增益又回到 1 Rf/Rg。这个做法省掉了输入隔直电容对偏置精度的要求但代价是偏置中点的交流阻抗必须足够低。我算过一笔账分压电阻 50 kΩ 并联旁路电容 10 μF在 100 Hz 时旁路电容的容抗是 159 Ω和 50 kΩ 并联后大约 158 Ω,相对 1 kΩ 的 Rg 来说相当于引入了约 14% 的增益误差,而且这个误差随频率变化。想让增益准确旁路电容得加到 100 μF 以上或者干脆用运放缓冲出一个低阻中点。提示单电源电路里凡是接参考中点的地方都要问一句这个中点的交流阻抗在最低工作频率下是多少。很多低频增益偏差、低频失真根子都在这里。1.2 高通网络到底由谁决定把交流通路画清楚计算截止频率时最常见的错误是抓错电阻。公式 f 1/(2πRC) 里的 R不是电容旁边那颗电阻的阻值而是电容两端看出去的交流等效电阻。这个等效电阻要把所有并联、串联的路径都算进去。以同相放大为例输入隔直电容 C1 一端接信号源一端接运放同相端同相端同时挂着偏置电阻 Rbias 到地。从 C1 看出去一边是信号源内阻 Rs另一边是 Rbias 加上运放同相端的输入阻抗通常极高可以忽略。所以 R_eq Rs Rbias。注意这里是相加因为信号在 C1 上产生的电流要同时流过源内阻和偏置电阻。反相放大就不一样了隔直电容串在输入电阻 Rin 前面反相端是虚地所以 C1 看到的等效电阻是 Rs Rin。这个值和增益直接挂钩增益越大 Rin 越小同样的电容截止频率就越高。这也是反相拓扑在低频频响上不如同相拓扑灵活的原因之一。输出隔直电容的等效电阻更简单C2 看到的是负载电阻 Rload 加上运放输出电阻闭环输出阻抗通常几十毫欧到几欧可以忽略。所以 R_eq ≈ Rload。把三种情况列在一起看差别就很清楚了位置拓扑电容看到的等效电阻备注输入端同相Rs RbiasRbias 可自由取值调节余地大输入端反相Rs RinRin 由增益决定调节余地小输出端通用Rload负载越轻电容越小同一个电路里通常有两级高通输入一级、输出一级。两级的截止频率最好错开比如输入设 8 Hz、输出设 15 Hz总响应的 -3 dB 点会落在 17 Hz 左右而不是简单取其中较高的那个。如果两级都设在 15 Hz-3 dB 点会推到 20 Hz 以上相位曲线在低频也会更陡。这个叠加效应在做音频前端时特别要紧因为人耳对低频相位变化虽然不敏感但对幅度衰减很敏感。还有第三种高通藏在你没注意的地方偏置分压点的去耦电容和分压电阻也构成一个高通它决定的是偏置点对交流地的稳定度如果这个截止频率不够低交流信号会在偏置点上产生波动通过反馈网络形成额外的低频衰减甚至稳定性问题。我一般要求这一级的截止频率比信号通路的最低频率低至少一个数量级。2. 增益、截止频率和元件取值把计算链路走完一遍原理清楚之后剩下的就是把数字算出来。这一步最忌讳差不多就行因为元件取值的偏差会一路传递到实测结果。我习惯的做法是先把所有约束条件列出来再一步步反推而不是先随便挑一组电阻电容再回来验算。2.1 增益与噪声增益是两个概念别混着用信号增益和噪声增益在有些拓扑里是同一个数在另一些拓扑里不是。同相放大时信号增益 1 Rf/Rg噪声增益也等于 1 Rf/Rg两者一致。反相放大时信号增益 -Rf/Rin噪声增益却是 1 Rf/RgRg 是反相端到地的电阻直流时通过反馈路径等效。这个区别在算带宽时必须用噪声增益因为运放的闭环带宽由噪声增益决定而不是信号增益。举个具体的例子反相放大Rin 1 kΩRf 100 kΩ信号增益 -100。如果 Rg 也是 1 kΩ为了平衡偏置电流那么噪声增益 1 100 101和信号增益绝对值差不多。但如果为了省事把 Rg 取成 10 kΩ噪声增益就变成 11运放的实际噪声增益变小了但偏置电流引起的失调会变大——这是个典型的取舍。带宽的计算是闭环 -3 dB 带宽 运放的增益带宽积 GBW ÷ 噪声增益。一颗 GBW 为 3 MHz 的通用运放噪声增益 10 时闭环带宽约 300 kHz。这个数字要和你需要的信号上限频率留出至少 5 到 10 倍余量因为闭环带宽附近增益已经开始下降相位也开始移靠近这个频率的放大精度和失真都会变差。我给一个我自己常用的选型标准实际用下来比较稳参数要求理由GBW≥ 噪声增益 × 最高信号频率 × 10保证工作频段内增益平坦、失真小压摆率 SR≥ 2π × 最高信号频率 × 输出峰值电压避免大信号高频时变成三角波输入偏置电流对 Rbias 产生的压降 失调预算的 1/3高阻偏置网络必须选 CMOS 或 JFET 输入压摆率这条特别容易被忽略。举个数输出 10 V 峰值、20 kHz 正弦需要的压摆率是 2π × 20000 × 10 ≈ 1.26 V/μs大多数运放都够但如果是输出 10 V 峰值、100 kHz就要 6.3 V/μs通用运放就开始吃力了如果信号里还有方波成分边沿要求更苛刻。做脉冲类信号调理时压摆率往往比带宽更早成为瓶颈。2.2 从目标截止频率反推容值的完整算例拿一个具体的指标来走一遍双电源 ±12 V同相放大信号源内阻 600 Ω要求信号增益 20 dB10 倍下限截止频率 15 Hz负载 10 kΩ。第一步定增益电阻。1 Rf/Rg 10所以 Rf/Rg 9。取 Rg 1 kΩE96 标准值Rf 9.09 kΩ。实际增益 10.09对应 20.08 dB误差 0.08 dB可以接受。Rf 用 9.09 kΩ 而不是 9 kΩ是因为 9 kΩ 不在 E96 系列里用 9.1 kΩ 也行误差更小一点。第二步定输入隔直电容。偏置电阻 Rbias 取 100 kΩ那么电容看到的等效电阻是 600 100000 ≈ 100.6 kΩ。C1 1/(2π × 15 × 100600) ≈ 0.105 μF取 0.1 μF实际截止频率 15.8 Hz。这里选 0.1 μF 而不是 0.15 μF是因为薄膜电容 0.1 μF 是标准值容差 ±5%比电解电容好得多。第三步定输出隔直电容。C2 1/(2π × 15 × 10000) ≈ 1.06 μF取 1 μF实际截止频率 15.9 Hz。两级分别 15.8 Hz 和 15.9 Hz叠加后总 -3 dB 点大约在 20 Hz 附近。如果指标要求严格 15 Hz就要把单级都往低推比如输入用 0.15 μF10.5 Hz输出用 1.5 μF10.6 Hz总点落在 13.5 Hz 左右。第四步验算偏置电流误差。假设用 JFET 输入运放输入偏置电流 30 pA在 100 kΩ 上产生 3 μV 压降可以忽略。如果换成双极型输入运放偏置电流 100 nA在 100 kΩ 上就是 10 mV被放大 10 倍变成 100 mV 输出偏移这就不能忍了。这时候要么换 CMOS/JFET 输入运放要么把 Rbias 降到 10 kΩ 以内电容相应加大到 1 μF要么在反相端做偏置电流补偿。第五步验算噪声。100 kΩ 电阻的热噪声密度是 √(4kTR) ≈ 40.7 nV/√Hz在 20 kHz 带宽内积分得到约 5.8 μV 有效值。如果信号最小幅度是 10 mV信噪比约 65 dB勉强够用如果信号小到 100 μV信噪比只有 25 dB完全不能接受这时候 Rbias 必须降下来或者换低噪声拓扑。1 kΩ 电阻的热噪声是 4.07 nV/√Hz差了整整 10 倍。这就是偏置电阻不能随便取大的量化依据。2.3 容差、直流偏压降容把截止频率推向哪里算出来的 15 Hz 是标称值实际板子上能落到多少取决于元件的真实容值。这一步是纸面设计和实物之间最大的鸿沟。电解电容的容差通常是 ±20%而且这个偏差是单向偏多的——很多电解电容实测容量比标称高 10% 到 20%。容量偏大对截止频率是好事往低频走但漏电流和等效串联电阻会带来别的问题。薄膜电容容差 ±5% 甚至 ±2%稳定性好得多。陶瓷电容的问题更隐蔽。Class II 介质X5R、X7R、Y5V的容量随直流偏压显著下降。一颗标称 10 μF、0603 封装、6.3 V 耐压的 X5R 电容在 5 V 直流偏压下实际容量可能只剩 3 μF 到 4 μF取 worst case 只剩 30%。如果你按 10 μF 算出截止频率 1.6 Hz实际可能变成 5 Hz。这个效应在高压差、小封装、高容值的产品上最严重datasheet 里通常有一张容量-偏压曲线选型时一定要看。温度也会推着截止频率跑。X7R 的容量温度系数是 ±15%-55 ℃ 到 125 ℃电解电容在低温下容量下降、ESR 上升更明显-40 ℃ 时容量掉 20% 是常事。如果你的设备要在户外工作截止频率的设计值必须按最坏情况留余量。我自己的做法是截止频率按标称值算完之后把电容按最坏情况容值下降 40%重算一遍如果这个最坏情况下的截止频率仍然满足指标设计才算过关。做不到的话就换 C0G 材质容量小但极稳定、换薄膜电容、或者干脆把标称截止频率设计得比指标低一半。3. 仿真怎么做才有意义从理想模型到真实运放模型仿真是这个电路最值得投入时间的环节但很多人仿真出来的结果和实测对不上然后就认定仿真没用。问题通常不在仿真工具而在于仿真的层次没铺对——一上来就用复杂模型或者一直停在理想模型两头都得不到有用信息。3.1 先用理想压控源验证拓扑与 RC 网络第一步我建议把运放换成一个增益极高的压控电压源只验证拓扑和 RC 网络。这样做的好处是把运放的非理想因素全部剥掉剩下的就是纯 RC 高通加上理想闭环增益。如果这一步的交流扫描结果和手算对不上那一定是电阻电容取值或者拓扑接错了跟运放没关系。以一个同相隔直放大电路为例网表大概是这样* 同相隔直放大 - 理想运放验证拓扑 V1 in 0 AC 1 C1 in n1 100n Rbias n1 0 100k Rf n1 n2 9.09k Rg n2 0 1k E1 out 0 n1 n2 1e6 C2 out out2 1u Rload out2 0 10k .ac dec 100 0.1 1MegE1 是一个增益 1e6 的压控电压源正端接 n1、负端接 n2输出端 out。这就是理想运放。跑交流扫描看 out 节点的幅频特性低频段应该以 20 dB/dec 的斜率上升中频段平坦在 20 dB高频段一直平到扫描上限。把光标放在 -3 dB 点上读数应该接近手算的两级叠加值。如果读出来差得远先检查 C1 两端的等效电阻有没有算错再检查 E1 的接法是不是把正负端接反了。这一步还能顺便验证一件事输出隔直电容 C2 和负载 Rload 组成的高通会不会和输入高通叠加出意料之外的响应。有时候输入端的偏置电阻和反馈网络之间还存在一条隐蔽的交流通路比如偏置电阻不是接地而是接到某个低阻节点这条通路会改变高频段的增益。理想模型下把这些路径一条条断开、接上来看响应变化比在实物上拆焊快得多。3.2 交流扫描把下限截止和增益平坦度一起看清楚交流扫描的设置有两个细节容易踩坑。第一是起始频率。很多人习惯从 10 Hz 或者 100 Hz 起扫结果 -3 dB 点落在扫描范围之外什么都看不到。做低频电路起始频率至少要比预期截止频率低两个数量级预期 15 Hz 就从 0.1 Hz 起扫。第二是每十倍频程的点数默认值往往太少曲线在拐点附近是折线读不准。设成 100 点/十倍频程拐点就平滑了。扫描结果我一般看三个东西-3 dB 下限频率、通带增益、高频段的 -3 dB 上限频率。下限由隔直网络决定上限由运放 GBW 和噪声增益决定通带增益由反馈电阻比决定。三条线和手算对上拓扑层面就没有问题了。还可以用参数扫描看元件容差的影响。把 C1 设成 {c1val}然后用 .step param 扫 0.068u、0.1u、0.15u 三个值叠在一起看曲线族。哪条曲线在低频段掉得最快对应的就是最坏情况。这一步花不了几分钟但能让你对电容选多大才保险有个直观感受比看容差表管用。单电源电路还要额外看一条曲线偏置点的交流纹波。在偏置中点加一个探针看它在整个频段的幅度。如果纹波幅度超过几毫伏说明旁路不充分这个纹波会通过反馈网络串到输出表现为低频段的额外衰减或者谐波失真。3.3 瞬态方波平顶倾斜是最直观的体检指标交流扫描看的是小信号线性响应瞬态看的是大信号和非线性行为。隔直电路最典型的瞬态问题就是方波平顶倾斜也叫下垂。原理很简单方波经过高通网络低频成分被衰减表现为方波顶部不是平的而是缓慢向下斜。倾斜量可以用时间常数估算τ R_eq × C方波半周期为 T/2下垂百分比约等于 (T/2)/τ。前面那个例子输入侧 τ 100.6 kΩ × 0.1 μF 10.06 ms1 kHz 方波半周期 0.5 ms下垂约 5%100 Hz 方波半周期 5 ms下垂约 50%肉眼看得非常明显。这个数字说明一件事如果你用方波测一个下限截止 15 Hz 的放大器测 1 kHz 方波看不出什么问题测 100 Hz 方波就会觉得低频响应很差其实这是正常的物理规律不是电路故障。判断标准要看信号的实际频谱而不是凭感觉。瞬态仿真的另一个作用是看上电建立过程。输出隔直电容在初始时刻是零电压上电后要充电到静态工作点这个过程的时间常数同样是 Rload × C2。1 μF 配 10 kΩ 是 10 ms但如果负载是 32 Ω 的耳机470 μF 配 32 Ω 就是 15 ms如果负载是 600 Ω 且电容取 100 μF时间常数 60 ms上电后要接近 0.3 秒才稳定。仿真时要把仿真时间设到时间常数的 5 倍以上否则你看到的输出一直在漂其实是正常的建立过程。瞬态仿真还有一个常见陷阱默认步长太大方波的边沿被平滑掉了看起来像是运放压摆率不够其实是仿真精度问题。把最大步长设成周期的千分之一以内边沿才能还原。这一步不做后面所有的失真分析都是假的。4. 仿真跑通之后实测最容易翻车的几处仿真和实测之间的差距几乎全部来自模型的简化。下面这几处是我踩过或者见别人踩过的按出现频率排序。4.1 电解电容极性与漏电流带来的非线性失真隔直电容用电解的时候极性接反是个低级但高频的错误。判断方法很简单看电容两端的直流电位差正极要接电位高的一侧。单电源电路里输入隔直电容的正极通常朝信号源信号源直流 0 V负极朝运放同相端偏置在 2.5 V——等等这样接反了。正确的接法是正极朝偏置侧2.5 V负极朝信号源侧0 V。很多人凭信号从左往右流的直觉把正极接在左边结果电容长期工作在反偏状态。反偏的电解电容漏电流会急剧增加等效于在电容上并联了一个非线性电阻。这个非线性电阻会对信号产生调制表现为二次谐波失真。做音频前端时这种失真是听得出来的表现为低频段声音发糊。更糟的是长期反偏会缩短电容寿命甚至鼓包。即使是正接的电解电容漏电流也不是零。几微安的漏电流流过 100 kΩ 偏置电阻会产生几百毫伏的直流偏移这个偏移会被后级放大。所以高阻抗偏置网络配电解电容是个糟糕的组合。我的原则是偏置电阻超过 47 kΩ 的节点隔直电容一律用薄膜或者 C0G 陶瓷只在低阻节点比如输出端接低阻负载才考虑电解。还有一种情况信号源本身带有直流偏移。比如某些传感器输出 1.5 V 的共模电压这时候隔直电容两端的直流压差是 1.5 V 减去偏置电压可能只有零点几伏也可能方向相反。这种情况下更要仔细核算极性而且要考虑上电瞬间电容充电的浪涌电流会不会冲击信号源。4.2 带载能力、容性负载与上电冲击输出隔直电容的取值和负载直接绑定。10 kΩ 负载用 1 μF 就够32 Ω 耳机就要 470 μF 甚至 1000 μF。这时候电容的体积、成本、ESR 都上来了而且大容量电解电容的 ESR 在低频段会引入额外的零点让高频响应出现轻微的上翘。容性负载是另一个坑。输出隔直电容对运放来说就是一个容性负载容量越大运放输出端的容性负载越重相位裕度下降得越多。很多运放在驱动几百皮法以上的容性负载时会出现过冲甚至振荡。解决办法是在运放输出和电容之间串一个 10 Ω 到 47 Ω 的小电阻做隔离这个电阻和负反馈网络配合能把容性负载造成的相位滞后补偿掉。这个隔离电阻还有个副作用它和负载构成分压会带来增益误差。用 47 Ω 电阻带 10 kΩ 负载误差 0.47%可以忽略带 32 Ω 负载误差 60%绝对不能这么干。这种情况下更合适的做法是把隔离电阻放在反馈环内部从运放输出端取反馈电阻放在输出和负载电容之间这样反馈环能把这个电阻的影响压到 1/(1A) 量级。上电冲击是容易被忽略的一点。输出电容在上电瞬间相当于短路运放的输出电流会瞬间冲到限流值。如果负载是扬声器或者敏感的输入端这个冲击可能造成啪的一声或者误触发。解决办法是加软启动、用继电器延时接入、或者选带短路保护的运放。做产品时这一点比电路指标更要紧因为用户第一耳朵听到的就是上电冲击声。4.3 偏置电阻取值的三角权衡偏置电阻 Rbias 的取值要同时满足三个方向的约束几乎不可能全部最优只能找平衡点。往大了取输入阻抗高隔直电容可以选小节省体积和成本但热噪声大输入偏置电流引起的失调大抗干扰能力差容易受环境电场影响。往小了取噪声低偏置稳定抗干扰好但输入阻抗低会和信号源内阻形成分压衰减信号而且隔直电容要加大。还有一个容易被忽略的约束偏置电阻和反馈电阻的并联值决定了运放输入端的等效阻抗这个阻抗和运放的输入电容形成一个极点会引入高频相位滞后。100 kΩ 配 3 pF 的输入电容极点在 530 kHz如果闭环带宽是 300 kHz这个极点就在带内会吃掉一部分相位裕度。我自己常用的经验值是Rbias 取信号源内阻的 10 到 50 倍同时保证输入偏置电流在这个电阻上的压降不超过 1 mV。600 Ω 源阻抗对应 6 kΩ 到 30 kΩ取 20 kΩ 比较合适隔直电容 0.47 μF 就能给到 17 Hz。这个取值在噪声、电容体积和失调之间比较平衡。如果信号源内阻未知或者变化很大比如接不同传感器那就不能靠 Rbias 定输入阻抗而应该在前面加一级缓冲或者在偏置电阻上并联一个小电容做高频补偿让高频段的等效阻抗降下来。5. 器件选型与参数余量的经验清单电路算完、仿真跑完最后一步是选具体器件。这一步的错误往往不会立刻暴露而是在批量生产或者极端温度下才显现出来所以值得多花点时间。5.1 运放带宽、压摆率与闭环增益的匹配选运放的第一原则是不要只看 GBW 一个指标。GBW 决定了小信号带宽压摆率决定了大信号带宽两者在小信号下可以差出一个数量级。一颗 GBW 3 MHz、压摆率 13 V/μs 的运放在输出 1 V 峰值时压摆率限制的频率上限是 13/(2π×1) ≈ 2 MHz不是瓶颈但输出 10 V 峰值时上限降到 207 kHz如果闭环带宽是 300 kHz大信号就已经被压摆率限制了。还有一个参数经常被忽略输入共模电压范围。单电源电路把同相端偏置在 2.5 V如果运放不是轨到轨输入共模范围可能是 0 到 Vcc-1.5 V2.5 V 落在范围内没问题但如果偏置点因为分压误差漂到 3.6 V就可能超出范围输出直接失效。所以偏置分压电阻的精度和电源电压的波动都要算进去。输出摆幅也要算。单电源 5 V 供电轨到轨输出运放在带 10 kΩ 负载时可能只能摆到 0.1 V 到 4.9 V实际可用摆幅 4.8 V 峰峰值。如果信号要求 5 V 峰峰值就必须抬电源电压或者换更强的运放。这个余量我一般留 20%也就是电源电压至少比需要的摆幅高 20%。5.2 电容类型的选择边界与常见取值参考电容类型的选择本质上是在容量、稳定性、体积、成本之间取舍。没有一种电容在所有维度上都好。电容类型容差温度稳定性直流偏压效应漏电流适用位置C0G/NP0 陶瓷±1% ~ ±5%极好±30 ppm/℃几乎没有极低小容量隔直、补偿X7R 陶瓷±10%较好±15%明显高压差下可掉 50%低中等容量、对精度要求不高的场合X5R 陶瓷±20%一般±15%更明显低大容量去耦不建议用在信号通路薄膜PET/PP±2% ~ ±5%好无极低音频、精密信号通路首选铝电解±20%差低温容量下降无微安级随温度上升大容量、低阻节点钽电解±10% ~ ±20%一般无较小空间受限的大容量场合实际选型的顺序我一般是这样的先看容量需求10 μF 以下优先考虑薄膜或 C0G容量在 1 μF 到 10 μF 之间如果对精度要求不高可以用 X7R但要按偏压降容重新核算10 μF 以上基本只能用铝电解或钽电容这时候就要接受容差和漏电流的代价通过电路设计去补偿。给几组常见场景的参考取值都是我用过、实测能落地的场景源阻抗偏置电阻输入电容输出负载输出电容实际下限截止音频线路输入600 Ω47 kΩ0.47 μF10 kΩ2.2 μF约 6.8 Hz传感器前端1 kΩ20 kΩ1 μF100 kΩ0.22 μF约 7.2 Hz耳机输出低不适用不适用32 Ω470 μF约 10.6 Hz数据采集50 Ω10 kΩ2.2 μF1 MΩ0.1 μF约 6.6 Hz表格里实际下限截止是按两级高通叠加估算的比单级计算值高约 1.3 倍。这个系数在两级截止频率相近时适用如果两级错开得多就以较高的那一级为主。注意表格里的取值只是起点不能直接抄。源阻抗和负载阻抗一旦变化电容就要重算。尤其是负载侧如果后级是可变增益或者可插拔的模块必须按最坏情况的负载电阻来算。最后分享一个我在实际调试中的习惯板子回来之后先不接信号源用万用表量隔直电容两端的直流电压确认极性和偏置点都对再用信号发生器扫频从 1 Hz 扫到 100 kHz用示波器看幅度把实测的 -3 dB 点记下来和设计值对比。这个流程走一遍能抓出八成以上的问题——极性接反、偏置点偏、电容容值不对都会在这一步暴露。剩下的那些比如温漂、长期稳定性、批量一致性就只能靠留余量和老化测试了。隔直放大电路本身不复杂复杂的是它牵扯的每一环都不能想当然。电容不是理想电容运放不是理想运放负载也不是恒定负载。把这三件事都想清楚了电路自然就稳了。