摘要本系统以 FPGA 为控制核心设计并制作了信号分离装置。 信号 A、 B 经增益为1 的加法器得到混合信号 C。 分离电路主要由鉴相器、 射极跟随器、 滤波器和 A/D、D/A 等模块构成。 射极跟随器用于隔开前后级 信号 C 经模数转换 ADS805 FPGA内部利用 FFT 对采样数据进行频谱分析 DDS 将信号重构并通过数模转换 DAC904 输出两信号A和B。 鉴相器 AD8302 对输出信号A和混合信号 C 进行相位比较并输出直流电压 该直流电压随相差线性变化 滤波器滤除交流噪声 直流电压再经数模转换ADS1118 FPGA 利用采样数据对 DDS 输出信号进行频率调整 消除信号漂移。 本系统能分离正弦波和三角波的任意组合 在频率 20kHz~100kHz 内 5kHz 的整数倍频率输出信号无波形失真 峰峰值均不小于 1V 且连续稳定同频显示。 当 A’、 B’信号为整数倍关系时 实现全部频率的相位控制 分辨率为 5° 误差绝对值不大于 5°总框架DDS框架输出加法器电路思路分享一般的滤波法做出很好的好像还没看到本题大多做的比较好的都是FFT重构去相位漂移我们也是采用后者方法但是仅仅只能做完全部没办法做到500khz,仅供大家参考FFT通过FPGA测量由于晶振不同FPGA输出频率或者DDS输出频率与信号源输出有微小的频率差距因此示波器上会看到很明显的漂移我们采用的方法是鉴相具体实施步骤如下1两路信号A,B经过加法器输出C经过射随用AD805采样到FPGA2FFT测信号C的频谱可以根据分布分辨出A,B信号的信号类型与频率3信号重构可以用FPGA的DAC输出也可以用外控DDS输出先输出一个A’B‘此时的A’B与原信号A,B之间有频率差会导致相位漂移从而在示波器上不能同频稳定显示4相位锁定采用AD8302鉴相器对输出的A‘信号与C信号进行鉴相将代表相位的AD8302输出幅值输入AD1118输入FPGA我们的目标就是要让AD8302的幅值稳定就能保持相位不飘了我们设置一个反馈部分当发现幅值增大或幅值减小时分别微小地增大、减小这个要自己调一下输出频率从而让相位保持稳定最后几乎稳定在2度之间调动。然后B信号和A信号由于信号源是满足倍数关系的所以我们的B’输出也和A‘输出满足关系B’/A‘B/A所以微调时变化和A’一样但大小得是pinlvB/pinlvA倍数。5最后的输出AB相位设定只需要通过DDS的控制字的起始位置就可以控制相位差了效果是基础部分发挥部分都能做但是微调负反馈频率太消耗时间了所以没时间拓展了用的FPGA晶振是200 M如果不够高可以用DDS也行。方案仅作为思路参考个人感觉用其他方案如计算过零点检测然后没几个周期直接将相位复原可能会更好也比较容易做更高频率