简介面向网络硬件与嵌入式开发工程师的YT8521S物理层芯片硬件设计参考图围绕RGMII转SERDES接口方案配合WX1860AL4网卡芯片给出完整连接设计。参考图来自实际生产测试项目既包含网卡芯片局部原理图也标注了该芯片的功能配置与电压配置并给出芯片工作模式、电源管理、信号传输速率等关键参数方便直接对照选型与供电设计。复位信号可由板卡CLPD控制也可用RC电路实现上拉建议3.3V设计特别提示SERDES与SGMII接口不宜混淆前者需连接光笼子若误用则需调整功能配置避免高速信号接错。资源为单个PDF文件大小182KB内容精炼但覆盖关键电路细节包含常用阻容参数与布局布线建议可辅助板级调试。目前已有2030人学习适合设计网络接口、光模块或交换机硬件电路的工程师参考。1. RGMII转SERDES的PHY方案先从一块画完翻车的板子说起一块双千兆光口板卡MAC侧用WX1860AL4PHY侧选YT8521SRGMII转SERDES出SFP光口。原理图评审时没人提意见板子贴片回来光模块插上去link灯死活不亮。查了三天最后发现SERDES那对差分被接到了交换芯片的SGMII光笼子反而空着。这不是段子是这颗PHY最典型的翻车现场。YT8521S的参考图里每一根网络名、每一个strap电阻都有意义供电电压决定RGMII电平复位时序决定strap锁存SERDES和SGMII一字之差决定光口能不能出数。这篇笔记按“看图、供电、复位、时钟、接口、验证”的顺序把能落地的配置和踩过的坑一次写清。画原理图前值得通读一遍板子调不通时也值得回来对照。2. 上电前的硬件准备YT8521S的供电、配置引脚与参考图阅读顺序2.1 看参考图先抓三个关键点接口定义、复位来源、strap引脚拿到参考图不要急着逐根对信号线先抓三个点这三个点决定了整块板子能不能工作。第一是接口定义。参考图里网络名带N1_和N3_两种前缀N3_开头的信号接WX1860AL4N1_开头的信号接YT8521S例如N3_RGMII_TX_0对应到PHY侧就是N1_RGMII_TX_0。RGMII在MAC侧一共12根TX/RX数据各4根、TXC/RXC时钟各1根、TX_CTL/RX_CTL各1根再加上MDC/MDIO管理通道。SERDES在PHY侧是SerDes_TX_P/N和SerDes_RX_P/N两对差分线接到光笼子。第二是复位来源。参考图明确写了G1_RESET_N由板卡CPLD控制或者设计RC电路实现复位信号上拉建议选3.3V。这个引脚同时影响strap锁存不能简单接一个上拉电阻就完事。第三是strap引脚。LED0/PHYAD0、LED1/CFG_LDO0、LED2/CFG_LDO1三组引脚名字里带LED但实际承担配置功能上电复位释放瞬间锁存。很多人只把这三个引脚当指示灯接结果PHY地址和工作模式完全随机。关键点参考图位置作用做错的后果接口定义N1_/N3_网络名、SerDes差分对确定RGMII和SERDES连接关系信号接反、SERDES接成SGMII复位来源G1_RESET_N、CPLD/RC电路控制上电时序和strap锁存PHY地址随机、配置失效strap引脚LED0/PHYAD0、LED1/CFG_LDO0、LED2/CFG_LDO1锁存PHY地址、内部LDO电压、工作模式模式错误、地址冲突、IO电压不对2.2 供电架构DVDD_RGMII 3.3V与VCC_1V8的来路参考图的电源树并不复杂但要厘清每一路谁供谁。DVDD33_G1是数字3.3VAVDD33_G1是模拟3.3VDVDD_RGMII_G1是RGMII IO供电DVDDL_G1是内核逻辑供电VCC_1V8是内部LDO或SERDES模拟域供电。参考图里CFG_LDO[1:0]2b00明确对应DVDD_RGMII3.3V也就是说RGMII IO电平由strap决定不是想接3.3V还是1.8V随意定。模拟电源和数字电源之间用磁珠隔离参考图选的是BLM118SD220SN21D、BLM118SFDB25260SN21D这类磁珠磁珠后面紧跟去耦电容。去耦电容不是随便摆个0402就行参考图给出的是4.7uF/10%/25V与100nF/10%/25V搭配大电容管低频、小电容管高频两个都必须贴近PHY电源引脚。上电之后不要急着插光模块先用万用表量这几个电压域AVDD33_G1要3.3V、VCC_1V8要1.8V、DVDD_RGMII_G1要3.3V。有一路偏低都要先查电源否则后面所有现象都是误导。常见做法是设计时在每个电源域放一个测试点板卡回来第一件事就是量测试点而不是直接上电看灯。电源轨典型电压主要负载参考图处理方式DVDD33_G13.3V数字IO、RGMII磁珠隔离后进PHYAVDD33_G13.3VSERDES、PLL模拟电路独立磁珠去耦电容就近DVDD_RGMII_G13.3V由CFG_LDO决定RGMII接口电平与MAC侧电平严格一致VCC_1V81.8V内核逻辑开关稳压器提供2.3 功能配置CFG_LDO[1:0]、PHYAD[2:0]、时钟源怎么定YT8521S的功能配置主要靠strap引脚在复位释放时锁存不是软件随便改的。参考图里写得很清楚CFG_LDO[1:0]2b00表示DVDD_RGMII3.3VLED1/CFG_LDO0、LED2/CFG_LDO1上电时分别锁存对应电平LED灯本身是低电平点亮所以不能只看灯亮不亮判断strap。PHYAD[2:0]决定MDIO管理地址参考图示例的地址范围落在0x01到0x07。这里有一个很实际的坑如果板卡上有多个PHY或者CPU内部已经占用了MDIO地址0x00PHYAD全接地就会撞地址管理通道完全读不到设备。我一般会把PHYAD拨到0x03或0x04这种不与默认地址冲突的编码并且在原理图上把strap电阻画成一个3位拨码的等价位方便调试时改地址。时钟源同样走strapXTAL_IO/EXT_CLK决定用内部晶体还是外部时钟。参考图推荐的是25MHz、3.3V、25ppm、CMOS输出有源晶振而不是无源晶体。这个区别后面专门讲先记住SERDES模式对参考时钟的要求比纯电口模式高时钟源不能省。操作上发板前对照strap电阻位逐项确认每一个上拉到VCC_3V3、下拉到DGND的电阻都画对阻值4.7k还是10k都按参考图来别用0Ω临时替代。0Ω在信号链路上可能没问题但在strap上会导致上电瞬间电平不确定。3. 复位与参考时钟两个最容易“看着正常其实不对”的引脚3.1 复位信号两种实现CPLD控制与RC电路参考图给了两种复位实现方式一种是CPLD控制另一种是RC电路。CPLD控制的好处是复位时序可编程、可重复触发系统里其他芯片复位也能统一管理RC电路的好处是无软件依赖、成本低适合简单板卡。RC电路的延时不是算个大概就行。参考图标注复位有效时间要大于10msRC的充电曲线是按指数上升的必须保证从复位释放到阈值电压之间的时间满足要求。常用做法是取R10k、C1uF时间常数τ10ms5τ才到50ms这样从低到高穿过阈值的时间远大于10ms。R 10_000 # 上拉电阻单位欧姆4.7k到10k常见 C 1e-6 # 复位电容单位法拉1uF到4.7uF常见 tau R * C release_time 5 * tau print(ftau {tau * 1000:.1f} ms) print(f5 tau {release_time * 1000:.1f} ms)这段代码算的是RC复位电路的时间常数。τRC是基本的充放电时间常数5τ时电容电压已经充到接近99%实际使用中把5τ作为复位释放完成的经验值。算出来的值要明显大于参考图要求的10ms留足裕量不然温度变化、电容衰减之后可能连10ms都保不住。RC电路还有一个注意点二极管。快速上电时RC能保证延时但断电后电容放电太慢下一次上电时复位可能没有重新拉低。我一般会在电阻两端并联一个反向二极管给电容提供快速放电通路确保每次上电都从确定的低电平开始。3.2 复位时序上拉3.3V、有效时间大于10ms、先复位再配寄存器复位时序这事看着简单实际是最容易“看着正常其实不对”的地方。参考图明确建议复位信号上拉选3.3V原因就在strap锁存复位释放的瞬间LED0/PHYAD0、LED1/CFG_LDO0这些引脚的电平被PHY内部锁存如果此时上拉电压还没稳定锁存进去就是一个随机值。随机地址、随机工作模式、随机IO电压三连坑一起出现。CPLD控制复位的时序逻辑可以这样写等3.3V和1.8V电源OK信号都成立之后再延时一段时间释放复位不要跟电源同时动作。// 简化版复位释放逻辑先等电源OK再延时约1ms释放 reg [15:0] rst_cnt; wire pwr_ok avdd33_ok vcc1v8_ok; assign phy_reset_n pwr_ok (rst_cnt 16d1000); always (posedge clk or negedge pwr_ok) begin if (!pwr_ok) rst_cnt 16d0; else if (rst_cnt ! 16d65535) rst_cnt rst_cnt 16d1; end这段Verilog描述的是CPLD产生PHY复位信号的逻辑。pwr_ok用两个电源域的OK信号做与运算防止单路电源没起来就释放复位。rst_cnt在电源OK后开始计数计数值超过1000才拉高phy_reset_n相当于给strap电平留了稳定窗口。实际工程里这个计数时长要按CPLD时钟频率换算25MHz时钟下计到1000大约是40us如果觉得不够可以加大计数值。复位释放之后还有一个操作顺序问题先等strap锁存完成再通过MDIO写寄存器。不要上电立即访问PHY我一般会等至少100ms再发起MDIO读操作确认PHY ID读回来正确才继续配置工作模式。3.3 参考时钟25MHz3.3V/25ppm/CMOS有源晶振怎么接YT8521S的SERDES接口对参考时钟的要求参考图标得很直接25MHz、3.3V、25ppm、CMOS。这四个参数缺一不可。25MHz是频率3.3V是供电电平25ppm是频偏精度CMOS是输出摆幅类型。无源晶体在这颗芯片上不好使。无源晶体需要芯片内部振荡电路配合负载电容才能起振起振时间、负性阻抗、频偏都不如有源晶振可控。参考图给的是有源晶振输出直接进XTAL_IO/EXT_CLK引脚我实际用下来也是这个方案最稳别为了省几块钱换成无源晶体给自己挖坑。连接上要注意几点晶振输出到PHY之间可以串一个22Ω到33Ω的电阻靠近PHY放置用来抑制过冲时钟走线要短不要跨电源分割晶振周围打地孔包围减少噪声耦合。示波器测时钟时要看两个指标一是频率误差在25ppm以内也就是25MHz频偏不超过625Hz二是CMOS电平的VIL/VIH满足数据手册要求如果测出来摆幅只有1.8V那SERDES链路大概率会误码。4. RGMII转SERDES接口连接与功能切换逐根信号对清楚4.1 WX1860AL4与YT8521S的RGMII信号映射RGMII是DDR接口数据在时钟的上下沿各采一次所以连接关系必须严格按交叉规则MAC的发送接PHY的接收MAC的接收接PHY的发送。参考图里的网络名也印证了这一点WX1860AL4的N3_RGMII_TX_0接到YT8521S的N1_RGMII_TX_0注意TX名字在MAC和PHY两侧是保持一致的表示的都是本侧视角的发送方向。MAC侧信号WX1860AL4PHY侧信号YT8521S方向说明N3_RGMII_TX_0到TX_3N1_RGMII_TX_0到TX_3MAC到PHY4位发送数据N3_RGMII_TXCN1_RGMII_TXCMAC到PHY发送时钟DDRN3_RGMII_TX_CTLN1_RGMII_TX_CTLMAC到PHY发送控制N3_RGMII_RX_0到RX_3N1_RGMII_RX_0到RX_3PHY到MAC4位接收数据N3_RGMII_RXCN1_RGMII_RXCPHY到MAC接收时钟DDRN3_RGMII_RX_CTLN1_RGMII_RX_CTLPHY到MAC接收控制N3_RGMII_MDCN1_RGMII_MDCMAC到PHY管理时钟N3_RGMII_MDION1_RGMII_MDIO双向管理数据RGMII里最容易误解的是那2ns延时。规范要求TXC/RXC相对于数据线有约2ns的相位差这个延时的实现有两种路径芯片内部延时或者PCB走线延长。参考图方案下WX1860AL4和YT8521S都支持内部延时调整PCB上只需要做到组内等长不要试图用十几英寸的走线长度去硬凑2ns的物理时延那是按错了传播速度算出来的结果。布线具体要求RGMII每组8根数据线加时钟加控制组内等长做到±5mil时钟线最好比数据线长10到20mil作为微调余量所有RGMII信号参考完整的GND平面不要跨分割。第一次画这块电路时我用过等长误差最大的板卡SERDES侧没出问题RGMII侧反而在千兆速率下偶发CRC错误后来把TXC组内误差从25mil压回5mil以内才稳定。4.2 SERDES接光笼子别接成SGMII这是整个参考图里最强调的一件事SERDES接口应连接至光笼子与SGMII不同不要混淆。SERDES是PHY和光模块之间的串行接口跑的是光模块侧的serdes协议SGMII是MAC和PHY之间的串行接口跑的是以太网MAC侧协议。两者速率都接近1.25Gbps电气上都是差分对但协议层完全不互通物理上盲插也插不出正确链路。参考图里SerDes_RX_P/N、SerDes_TX_P/N标注旁边直接画了光笼子同时写了提醒如果是SGMII需要修改YT8521S功能配置。翻译成实际动作就是如果这个PHY后面接的是交换芯片或CPU的SGMII口那YT8521S的工作模式要从SERDES切到SGMII而光口方案里必须让SERDES对准光笼子。对比项SERDES模式SGMII模式对接对象SFP/光模块笼子MAC芯片、交换芯片SGMII口链路协议光模块serdes通道以太网SGMII协议参考图建议SERDES接光笼子需修改YT8521S功能配置典型错接结果光口不link两端都自协商失败SERDES差分对的PCB处理100Ω差分阻抗每一对差分线之间串100nF交流耦合电容电容位置靠近光笼子一侧。AC耦合电容是必须的因为PHY侧和光模块侧的共模电平不同不隔直会把共模电压顶坏。光模块的其他管理信号也要一起接比如LOS信号指示接收光功率是否有效TX_DISABLE控制光模块发送使能MOD_DEF是I2C管理接口只接差分对不接管理信号光模块链路信息根本读不完整。4.3 MDIO/MDC管理通道与PHY地址设定MDC是管理时钟MDIO是管理数据这一对线承担所有PHY寄存器读写。参考图里RGMII1_MDC、RGMII1_MDIO都接了4.7k上拉电阻到DVDD33_G1上拉电阻不能省MDIO是双向开漏信号没有上拉根本拉不高电平。MDIO读时序的基本格式是前导码加ST、OP、PHYAD、REGAD几个字段PHYAD必须和strap设的地址一致否则读回来的就是全F。Linux下调试MDIO最方便的是mdio-tools工具直接通过网口驱动访问mii bus。# 读PHY ID寄存器确认访问到了正确的PHY mdio eth0 phy_read 0x03 0x02 # 读PHY ID低16位 mdio eth0 phy_read 0x03 0x03 # 写BMCR寄存器0置位软复位 mdio eth0 phy_write 0x00 0x00 0x8000命令里的第一个数字是PHY地址必须和strap的PHYAD[2:0]编码一致第二个数字是寄存器地址0x02和0x03是标准的PHY ID寄存器读出来应该是一串有规律的厂商ID而不是0xFFFF0x8000是BMCR寄存器第15位写1触发PHY软复位。如果PHY地址是0x00而strap设成了0x03那读回来永远是全F先查地址再查波形。上拉电阻的取值参考图用的是4.7k这个值在MDC时钟频率2.5MHz或更高时能保证上升沿够快。不要换成10k去省功耗MDIO总线挂多个PHY时上升沿会变慢高速读写容易出错。5. 排查与避坑光口不link、MDIO不通、复位失效的五次现场5.1 光口不link先查SERDES被当成SGMII接了现象SFP光模块插入笼子LOS信号显示有光但PHY链路状态一直down寄存器里自协商状态停在incomplete。原因原理图上把SERDES那对差分接到了交换芯片的SGMII口光笼子反而空着。电气上两边都是1.25Gbps差分示波器看波形都像那么回事但协议不匹配自协商永远完成不了。解决回到参考图确认SerDes_TX_P/N、SerDes_RX_P/N接到光笼子而不是接到任何SGMII设备。如果确实需要SGMII模式就要按参考图说明修改YT8521S的功能配置改完再量波形。那次排查的教训是不要信原理图网络名要顺着走线看最终落点网络名写着SERDES但实际接到了SGMII的情况真实存在。5.2 复位上拉电压选错strap锁存随机现象同一批板卡有的PHY地址读出来是0x01有的是0x03还有的读不到CFG_LDO配置也跟着乱RGMII电平时而3.3V时而1.8V。原因复位释放的瞬间strap引脚电平被锁存。复位上拉没有接3.3V而是接了某个1.8V或2.5V电源域导致锁存电平处于不确定状态。参考图明确建议复位上拉3.3V这是有原因的。解决把复位上拉电阻统一改到VCC_3V3同时检查strap电阻的上下拉是否也在同一电平域。改完再上电地址和LDO配置都稳定了。从那以后我经手的所有PHY复位设计上拉电压和strap电平域不一致直接打回。5.3 MDIO读寄存器全是F管理通道像没接现象mdio eth0 phy_read任意PHY地址寄存器0x02读回来都是0xFFFFPHY像根本不存在。原因三种情况最常见一是PHYAD strap编码和命令里的地址对不上二是MDIO的上拉电阻没贴或者虚焊三是PHY一直处于复位状态RESET_N引脚还拉在低电平。解决按顺序排查先拿万用表量RESET_N确认是高电平再核对strap电阻确认PHYAD编码最后示波器抓MDC时钟确认管理时钟有输出。MDIO波形抓不到就重点查上拉电阻4.7k到DVDD33_G1这路经常因为贴片漏贴导致电平拉不起来。这个坑排查时最花时间的部分是毫无章法地换PHY地址后来学乖了固定用示波器先看波形再动软件。5.4 时钟ppm超标误码率降不下来现象光口能link上但链路跑大流量时rx_crc_errors持续增长误码率在1E-6量级怎么调都不干净。原因有源晶振的频偏超过了25ppm或者用了无源晶体导致时钟抖动偏大。SERDES模式对参考时钟的要求比RGMII电口高时钟ppm超标直接体现在误码率上。解决换参考图指定的25MHz/3.3V/25ppm/CMOS有源晶振用示波器测实际频率频偏要控制在625Hz以内。我当时那块板子最后查出晶振标称25ppm但温度一上去频偏翻倍换了一颗正规货源的同规格晶振就好了。5.5 电源纹波大千兆光口偶发断链现象平时link正常一跑满速流量就偶发断链过一会儿自己恢复看上去像软件问题排查了一阵子。原因AVDD33_G1模拟电源纹波偏大磁珠选型不对加上去耦电容远离PHY电源脚数字开关噪声串进了SERDES模拟域。解决按参考图方案在磁珠后面放4.7uF和100nF组合电容两个电容都尽量靠近PHY的AVDD33_G1引脚磁珠从普通信号磁珠换成参考图推荐的BLM118系列型号量纹波压到50mV以内才收工。电源问题最容易被当成软件问题遇到偶发断链先量纹波别急着改驱动。6. 上电验证与调试确认RGMII转SERDES链路真正跑通板卡回来按一套固定清单做上电验证能省掉后面所有不确定的排查时间。上电第一步不插光模块先量四组电压AVDD33_G1要3.3VVCC_1V8要1.8VDVDD_RGMII_G1要3.3VRESET_N释放后是高电平。电压不对先修电源不进下一步。第二步用示波器量25MHz参考时钟看频率和摆幅。第三步才插光模块通过MDIO读寄存器确认PHY ID和自协商状态。这套顺序我每次上电都强制走一遍顺序乱换只会让问题交叉污染。检查项测量点预期值工具模拟电源AVDD33_G13.3V ±5%万用表内核电源VCC_1V81.8V ±5%万用表RGMII电平DVDD_RGMII_G13.3V万用表复位释放RESET_N高电平万用表参考时钟REFCLK_PHY_G1_25M25MHz ±625Hz示波器PHY ID寄存器0x02/0x03非0xFFFFmdio-tools链路状态光模块linkupethtool/寄存器MDIO验证通过后用ethtool看网口link状态和错误统计再用iperf3跑双向打流。打流至少要跑十分钟重点盯rx_crc_errors、rx_errors这些计数器有增长说明链路质量有问题。从那次SERDES接成SGMII的翻车之后我每次画PHY相关原理图都强制把“SERDES/SGMII区分、复位时序10ms、strap锁存电平域”三件事核对一遍再发板板子回来上电后也先复测这三个点才允许进入调光模块阶段。这套验证方法已经帮我拦下了至少三次潜在返板希望帮到你。本文还有配套的精品资源点击获取