简介面向忆阻器研究与电路设计人员这份压缩包汇集了多种主流忆阻器仿真模型覆盖Biolek、Generic、Joglekar、Pershin、Knowm等类型并提供LTSPICE与Verilog-A两种实现方式。包内共79个文件以png示意图、md说明、cir电路文件、sub子电路、asc/asy元件定义及va Verilog-A源码为主整体仅1.4MB目录按模型与仿真工具分模块整理便于按需调用。目前已有5071人学习下载适合从初学者到高级研究者的不同阶段使用。其中Biolek模型简单直观适合入门理解忆阻器阻变原理Generic模型可模拟开关、线性和非线性响应等通用行为Joglekar模型纳入随机性、温度依赖与老化效应贴近真实器件表现Pershin模型侧重电化学物理机制利于新型器件开发。通过LTSPICE可快速进行电路级仿真验证Verilog-A实现则方便集成进FPGA或ASIC等数字系统。附带的Knowm扩展模型与源码还能支持参数调优帮助探索忆阻器在存储、神经网络模拟等场景下的实际表现。1. 为什么我劝你别把忆阻器当电阻用先从模型选型说起忆阻器Memristor这个词做过电路仿真的工程师一听就头疼——它不是电阻不是电容也不是电感而是一个“阻值会随历史电流改变”的四象限元件。我第一次接触忆阻器仿真模型是在做一个非易失存储器的预研项目当时天真地以为找个 SPICE 子电路改改参数就能跑结果被各种不收敛、负阻振荡、初值漂移折腾了两个星期。这份「忆阻器仿真模型」资源本质上是一套可直接导入 SPICE 类仿真器的模型文件配套了参数提取建议和典型应用电路。适合正在做存储器件建模、神经形态电路、或者想在大作业里用忆阻器做点“非普通电阻”功能的从业者它解决的核心问题是让你不用从论文公式手搓网表直接拿到能跑通的仿真模型。我建议你先别急着下载把下面这些选型逻辑、参数边界、收敛性坑看完再决定用哪个版本、怎么改——这才是这份资源真正值钱的地方。2. 忆阻器模型的内在逻辑从物理方程到 SPICE 网表的映射2.1 为什么要看是“理想模型”还是“物理模型”忆阻器模型现在市面上流传的版本很多但大类上就两种一种是基于 Chua 定义的理想忆阻器另一种是基于二氧化钛TiO2掺杂漂移的物理近似模型。前者用来做系统级行为验证后者用来做器件级仿真。如果你拿物理模型去跑一个纯数字逻辑电路收敛慢到怀疑人生反过来拿理想模型去拟合实测 I-V 曲线误差大得没法看。这份资源里我看到它同时提供了基于电荷和磁通关系的行为级模型以及基于窗口函数window function的物理模型。行为级模型的数学表达一般是这样M(q) 是忆阻值它和电荷 q 存在函数关系物理模型则更常见的是用状态变量 w掺杂区宽度来描述核心方程是// 伪代码描述状态变量变化率实际模型用 SPICE 的微分方程实现 dw/dt mu_v * R_on / D^2 * i(t) * window(w)这里的 mu_v 是氧空位迁移率R_on 是最小电阻D 是器件厚度window(w) 是窗口函数——用来限制 w 在 [0, D] 范围内防止出现过界导致的仿真发散。行为级模型适合验证电路的逻辑功能和时序行为物理模型适合看电压电流的瞬态响应和功耗。2.2 窗口函数的选择不是所有 window 都稳我在实际仿真中吃过最大的亏就是窗口函数选错。常用的窗口函数有 Joglekar 窗口和 Biolek 窗口两者的区别在于边界处理方式。Joglekar 窗口虽然形式简单w(D-w) 项但在边界处导数不连续容易出现“卡死”在边界、阻值不再变化的现象Biolek 窗口引入了电流方向的判断让状态变量到边界后还能根据电流极性“回头”。这份资源里给的默认模型用的是 Biolek 窗口参数 p 控制窗口的陡峭程度。我一般把 p 设为 10这个值在收敛速度和边界行为之间比较平衡。如果你把 p 调到 1窗口形状接近抛物线模型会更“软”但仿真的阻值范围会缩水如果调到 20 以上边界处变化太陡容易在瞬态分析时报“singular matrix”错误。下面是资源里行为级模型的核心 SPICE 代码摘录我加了注释说明每一段是干什么的* Memristor behavioral model using charge-controlled equation .subckt memristor_ideal plus minus params: R01k R110k k0.01 * R0: 最小阻值导通态 * R1: 最大阻值关断态 * k: 阻值随电荷变化的速率系数 B1 plus minus V { R0 (R1-R0) * tanh(k * flux) } * flux 是磁通量通过对输入电压积分得到 C1 flux_probe 0 1 IC0 * 积分电容初始磁通设为 0也就是器件从低阻态开始 E1 flux 0 flux_probe 0 1 .ends memristor_ideal这个行为模型的逻辑是用电压控制电流源 B1 输出端电压而这个电压由磁通量的 tanh 函数决定从而实现阻值随历史积分变化。C1 电容在这里作为积分器保存历史磁通IC0 是初始条件——从低阻态开始仿真。如果你想让模型初始处于高阻态就把 IC 改成对应磁通值或者直接把 C1 的初值设为一个能产生 R1 的磁通量。参数说明R0 和 R1 分别对应忆阻器的开态和关态电阻k 值越大从低阻到高阻切换越快。我用这个模型跑过一个简单的脉冲编程电路k 取 0.01 时10ns 脉冲就能实现明显的阻值翻转k 取 0.001 时需要上百纳秒才开始有变化具体看你的应用时间尺度。2.3 物理模型 SPICE 实现状态变量与微分方程的写法物理模型比行为模型多一个状态变量 w其核心是一个微分方程加一个输出方程。下面这份资源里给的二氧化钛忆阻器子电路我在某高校的流片前仿里用过整体稳定* TiO2 memristor with Biolek window .subckt memristor_tio2 plus minus params: D10n uv10f R_on100 R_off16k p10 * D: 氧化物厚度 10nm * uv: 氧空位迁移率 10e-15 m^2/(V*s) * R_on: 完全掺杂区电阻 100 欧姆 * R_off: 未掺杂区电阻 16k 欧姆 * p: Biolek 窗口函数的控制指数 E_flux flux 0 VALUE { V(plus, minus) } C1 flux 0 1 IC0 R1 flux_probe 0 1G * 以上用积分法获得磁通量 F_copy plus_minus 1 * 电流传感器将流经 plus 的电流复制给内部源 E_w w_val 0 VALUE { uv * R_on / D * I(Vsense) * win(V(plus,minus), V(w_val)) } * win 是 Biolek 窗口在 .func 中定义 C2 w_val 0 1 IC0.5 * w 初始占 50% E_out plus minus VALUE { (R_on * V(w_val)/D R_off*(1 - V(w_val)/D)) * I(Vsense) } .ends memristor_tio2逻辑说明E_flux 先对端电压求积分得到磁通F_copy 与电流传感器配合把主回路电流复制进状态变量方程C2 电容对 w_val 积分E_out 最后用掺杂区宽度 w 的比例来线性插值电阻。需要特别注意的是 Vsense 是个零值电压源在网表里作为电流传感器不会影响主回路电压降。参数说明D 减小一半状态变量变化速度会翻倍因为电场强度增大uv 迁移率是温度敏感参数做温度扫描时要留意。C2 的 IC0.5 表示初始时掺杂区占器件厚度的一半此时阻值恰好等于 R_on 和 R_off 的中值附近。我把这个模型跑过 100ns 的三角波扫描输出 I-V 曲线是标准的“8 字形”滞回曲线这说明模型的基本行为是对的。3. 把模型文件导入仿真环境Cadence 与 LTspice 的实操路径3.1 LTspice 下的导入步骤最快半小时出波形如果你手头只有 LTspice用这份资源里的行为级模型是最快的。LTspice 对行为级电流源和电容积分器的支持很直接不需要额外的库文件。第一步把上面行为级模型的网表保存成 memristor_ideal.lib放在你的工作目录下。第二步在你的原理图里放置一个“spice directive”写入“.include memristor_ideal.lib”。第三步调用一个普通电阻符号把属性里的 Value 改成 memristor_ideal并接好正负极符号。第四步设置瞬态仿真..tran 0 1u 0 10n这行意思是瞬态分析从 0 到 1 微秒输出步长 10 纳秒。跑完看波形应该能看到输入是正弦波、输出电流是变形的滞回曲线。如果你看到电流波形是纯正弦说明模型没生效——多半是元件调用名和子电路名不一致或者正负极接反了。我一般会用三角波而不是正弦波测试因为三角波能更明显地展现阻值切换的“台阶”特性。测试电路很简单一个脉冲电压源串联忆阻器接地然后量通过忆阻器的电流。脉冲幅值从 0 到 1V上升沿 1ns下降沿 1ns脉宽 10ns。这个测试能立刻暴露模型是“只会变一次”还是“可逆翻转”。3.2 Cadence Spectre 下的导入文件格式与 symbol 处理在 Cadence 环境下直接用这份资源的 SPICE 文件会报格式问题——Spectre 对 B 源和 E 源的支持和 LTspice 有差异。我实际的处理方法是用 Verilog-A 封装一层把 SPICE 行为翻译成 Verilog-A 的模拟行为描述。Cadence 原生支持 Verilog-A 模型直接把资源里的参数方程改写成 Verilog-A 语法能避免收敛问题。Verilog-A 模型只需要定义一个 module 和两个端口内部用 analog block 描述微分方程。比如 biolek 窗口函数部分在 Verilog-A 里可以写成include disciplines.vams module memristor_va(p, n); inout p, n; electrical p, n; parameter real R_on 100; parameter real R_off 16k; parameter real D 10n; parameter real uv 10f; parameter real p_exp 10; real w, state; analog begin (initial_step) w 0.5 * D; state 0; I(p, n) V(p, n) / (R_on * w / D R_off * (1 - w / D)); w w uv * R_on / D * I(p, n) * pow(w / D, p_exp); end endmodule逻辑说明I(p, n) 是贡献电流源的语法表示流过器件的电流等于端电压除以当前忆阻值w 的更新是显式欧拉法在 Cadence 下默认步长足够小时能稳定。这个写法把窗口函数简化了没有用 Biolek 的双分支但 p_exp 次幂本身就限制了 w 的范围边界行为在大多数情况下够用。参数说明p_exp 取 10 作为默认值w 初始用 0.5D电阻取中值。如果你在跑直流扫描时遇到不收敛可以检查 p_exp 是否太大或者把 w 初值改成 0.1D 试试——很多情况下是边界处导数突变引发 Newton 迭代失败。3.3 导入后的结构检查如何确认模型真的没“掉进”数值坑导入完成后别急着跑大电路先做两个小验证第一直流扫描验证阻值范围——先把忆阻器电阻状体初始化到低阻态然后扫描电压从 -1V 到 1V看电流是否线性、阻值是否接近 R_on第二瞬态双脉冲验证可逆性——先给正脉冲让阻值增加再给负脉冲让阻值减小看能否回到初始阻值。这两个验证通过后模型才算真的在你的环境中活下来。我在 Cadence 里遇到过一种情况直流扫出来是线性的但瞬态完全没有滞回后来发现是 cmin 参数设太大导致积分电容被寄生电容盖过了历史磁通被“冲”掉了。把 cmin 调小到 pf 量级问题就没了。提示无论 LTspice 还是 Cadence第一次导入时都建议把仿真容差调松一点——LTspice 的 reltol 设成 1e-3 起步Cadence 的 reltol 用 1e-6 起步。能收敛后再收严否则你会一直被报错带偏。4. 忆阻器模型的常见坑收敛失败、初值漂移与阻值翻转异常4.1 坑一瞬态分析直接不收敛报错“Timestep too small”现象仿真在第一个脉冲上升沿就停下报错提示时间步长被缩到飞秒级还是无法收敛。原因忆阻器方程中存在状态变量对时间的导数同时窗口函数在边界处不连续导致 Newton-Raphson 迭代在两个边界点来回震荡无法稳定。尤其是 Biolek 窗口里电流方向判断那一步在电流过零处存在突变。解决三个手段联合使用。第一个把“Enable Gear”或者“Gear only”的积分方法打开——LTspice 在工具箱里设置Cadence 用“spectre”选项的“integration_methodgear2”。Gear 方法比梯形法更稳虽然精度稍低但对这种刚性方程友好。第二个限制最大步长瞬态总时长 1us 就设最大步长 1ns防止模型在某个点“想跳”。第三个给状态变量 C2 并一个小电阻比如 1GΩ提供一个泄漏通路让数值在边界处不至于卡死。我自己的经历是三个手段里最管用的是最大步长限制。把最大步长设成 1/100 脉冲宽度后模型基本不再报错。代价是仿真时间长了 3 倍但对 MEMS 级电路来说可以接受。4.2 坑二初始阻值不对一上来就不是你想要的态现象电路里把一个忆阻器当作非易失存储单元仿真开始前期望它是高阻态但第一个读操作读出来的电流是低阻态的值说明初始状态错了。原因行为模型里 C1 电容的 IC 参数被设成 0对应磁通为 0tanh(0)0阻值落在 R0 和 R1 中间某个值物理模型里 C2 初始 w 如果设成 0.5D阻值是中值不是你要的高阻态。解决如果你想要高阻态按一下方法设置。行为模型先算目标磁通假设 R110kR01kk0.01要让 tanh(k*flux) 接近 1flux 需要至少 5/k也就是 500 韦伯左右。然后 IC 设成这个值。物理模型直接把 C2 的 IC 改成 0.01代表 w≈0几乎未掺杂阻值接近 R_off。这类问题最迷惑人的地方在于直流扫描的时候你看到的阻值可能是对的因为扫描过程本身会改变状态但瞬态从错误初值出发后面全靠“跑飞”来纠正这在存储电路仿真里会直接导致误判。我的习惯是每次仿真前先打印器件初始阻值在 Spectre 里用“results”检查 w 的初值而不是等到波形出来再猜。4.3 坑三阻值翻转后无法恢复到初始值模型好像“记死”了现象正脉冲后阻值变大负脉冲后阻值确实变小了但变不回最初的精确值连续多次翻转后阻值范围越来越窄最后稳定在一个中间值不动了。原因这是窗口函数边界处溢出导致的数值“黏滞”。Biolek 窗口在 w 接近 0 或 D 时返回的窗口因子趋近于 0状态变量更新量 dw 趋近于 0器件很难被“拉”出边界。如果你的仿真时间不够长、脉冲幅度不够大就会认为模型失去翻转能力。我见过有人在 p 设成 30 的情况下器件翻转需要比标称情况大 3 倍的电压幅值才能动。解决第一检查你的驱动电压是否超过阈值——物理模型的边界“锁定”不是绝对锁死而是需要更大的电场来克服窗口因子变小的影响。第二把 p 调低到 3~5牺牲边界陡峭度来换取更大的可逆翻转区间。第三把仿真时间加长 10 倍看是否有缓慢漂移的趋势。另外有一个容易被忽略的点如果你用的是行为模型而 k 值设得太大比如 1一次脉冲就会让磁通饱和到 tanh 的平坦区后续再一次翻转就困难了。行为模型里调小 k 到 0.005~0.01相当于让器件的“可编程范围”变大翻转次数就能提升。4.4 坑四温度相关性完全没体现功耗仿真与测试对不上现象项目里做阵列功耗仿真仿真结果和测试片差的很大最后定位到忆阻器模型是常温固定参数。原因TiO2 模型中 uv氧空位迁移率跟温度关系密切温度每升高 25 度迁移率可能变化 20% 以上。R_on 和 R_off 也会随温度变化但这份资源里的模型没有内置温度参数。解决在模型里加一个温度标定公式uv(T) uv_0 * exp(-Ea/kT)Ea 是氧空位迁移激活能常见值 0.1~0.3eV。最简单的方式是在 SPICE 子电路外面加一个温度依赖的等效电阻串联这也能粗略模拟温度对阻值的影响。我一般会先跑 27 度到 125 度的温度扫描看模型的阻值漂移是否在合理范围内。如果资源里的模型不支持温度参数那你在做 high-level 评估时就要手动补一个温度系数别把常温仿真结果直接外推到工业级温度范围。5. 把忆阻器仿真模型用到真实的电路场景验证与调试技巧5.1 案例一用忆阻器模型做一个简单的模拟突触电路拿到模型后我最先干的一件事是搭一个模拟突触电路——用忆阻器作为可编程权重串联一个固定电阻分压输出。电路图很简单输入脉冲加在串联电路两端分压点输出电压代表权重。脉冲宽度和幅值决定权重更新的步长。搭建步骤V1 input 0 PULSE(0 1 0 1n 1n 10n 20n) Rfixed input mid 1k Xref mid 0 memristor_tio2 Vbias mid 0 0逻辑说明Rfixed 是固定电阻忆阻器和它分压。当忆阻器阻值变化时mid 节点电压变化。Vbias 是零值电压源用来读取 mid 节点电流也可以双重用途作为子电路之外的电流检测。我要提醒的是这个电路里忆阻器的极性方向决定了权重增加还是减小一定得看准子电路的两个端口极性。很多人在 layout 上随手一摆发现权重只增不减就是因为没注意极性。5.2 验证方法用 I-V 曲线和阻值翻转测试双重验收模型能不能用我说了不算跑两个验证再说。第一是 I-V 特性验证设置一个三角波电压源频率不要太高例如 1kHz扫过忆阻器两端然后画出电流对电压的曲线。符合预期的图形应该是经过原点的斜“8”字形且曲线上下对称。如果你看到的是单一线条说明窗口函数或者积分参数没生效。第二是阻值翻转验证用两个反向脉冲序列——“写”脉冲正电压使阻值向低阻方向变化、“擦”脉冲负电压使阻值向高阻方向变化每次脉冲后加一个幅值很小的“读”脉冲比如 0.1V不显著改变阻值读出当前阻值。用脚本自动化这个循环画阻值-脉冲次数曲线。如果翻转的阻值窗口在多次循环后有缩小趋势就回到坑三里调窗口函数。我用这个流程验证了很多模型能在 5 分钟内确认模型适不适合做存储单元仿真。5.3 学习路径建议与资源搭配如果你刚接触忆阻器仿真我推荐从行为模型开始——它的参数少行为直观适合先掌握电压电流关系当你已经能预测出“什么脉冲大概会改变多少阻值”再切换到物理模型去理解状态变量的演化。调试顺序上先把单个器件的瞬态跑通再进数字基本门电路最后再考虑阵列级仿真。仿真时间太长的困扰通常出现在阵列级电路。一般规避手段是把行为模型的特性做数据拟合生成一个 Lookup Table 模型用查表代替微分方程仿真速度能提升两个数量级。缺点是精度略降但在系统级探索中完全可以接受。我在探索 64 单元阵列的能耗分布时用的就是查表模型能够把仿真时间从小时级降到分钟级。5.4 最后一招检查反符号输出与端口极性一个经常让人抓狂的问题:明明模型在单器件下工作正常一去大电路里就产生异常负阻效应。排查到最后一般是子电路内部的电流传感器方向接反了。SPICE 的电流传感器有方向必须是正端流入、负端流出如果网表里写成反方向状态变量更新就和真实物理过程相反阻值变化方向也反过来表现为“负阻”假象。从那以后我每次导入别人的模型不管代码多简单都强制先跑一遍反符号检查——把电压源极性翻转看阻值变化方向是否也随之翻转。这五分钟的检查省掉了我至少十几个小时的调错时间希望这个列表里的经验对你也有帮助。希望帮到你。本文还有配套的精品资源点击获取