简介本资源为DSP SHARC系列指令系统专题讲义面向电子类专业本科生、研究生及从事数字信号处理开发的工程技术人员适用于学习ADI公司32位浮点处理器ADSP-2106X的指令体系、汇编语言与C语言程序设计方法。内容围绕SHARC系列硬件结构与指令系统展开涵盖运算单元、数据格式、寄存器堆、移位器等核心知识点可作为DSP课程教学配套资料或自学参考。资源为单份doc文档压缩包大小8.22MB便于离线阅读与打印整理。已有193人学习下载。讲义源自西安电子科技大学DSP教学实践编写体系清晰除指令系统外还涉及VisualDSP集成开发环境使用及SHARC EZ-KIT实验平台操作注重理论与实践结合适合从基础概念到实际应用的进阶学习尤其对口从事实时信号处理系统开发、希望掌握浮点DSP编程技能的读者。1. 这份 SHARC 指令系统讲义不讲手册讲怎么用指令换周期说句实在话DSP SHARC 系列的指令系统「讲义」这个词容易把人带偏。很多人以为讲义就是把指令手册按章节翻译一遍告诉你每条指令是干什么的。如果你拿到的是那种版本看完了照样不会写汇编跑到板子上照样不知道程序为什么慢、为什么结果不对。真正有价值的讲义应该回答三个问题寄存器是怎么组织的指令怎么写才能在一个周期里干更多活以及程序跑偏时该往哪个寄存器查。我见过不少从 ARM 或者普通 MCU 转到 SHARC 上来的开发者第一反应是用 C 写算法等到发现实时性不够转头去补汇编时才发现 SHARC 的指令系统和想象中完全不一样。它没有通用寄存器堆加一堆伪指令的那套东西而是把 ALU、乘法器、移位器、地址发生器全部暴露在指令字里并行与否取决于你怎么写这一条 48 位的指令。这份讲义就是给这类读者准备的新手能照着一条条敲熟手可以跳过基础直接看寻址和并行那一章。2. 先看懂 SHARC 的地基寄存器分组、48 位指令字与三套计算单元2.1 R0–R15 与 SI/SF/MR第一张要背的表SHARC 的程序员模型和普通 DSP 不太一样它没有像 ARM 那种「哪条指令都能用哪个寄存器」的通用性而是把寄存器按功能分了组每一组服务特定的计算单元。最核心的是 R0 到 R15 这十六个数据寄存器每个都是 40 位宽。为什么是 40 位而不是 32 位因为 SHARC 的浮点格式支持 40 位扩展精度8 位指数加 32 位尾数中间计算多出 8 位保护位这在做循环累积时能明显减少截断误差。你写R4 R0 R1;时默认就是 40 位扩展精度运算。接下来是乘法器专用的输入寄存器。早期 SHARC 内核用 SI 作为定点乘法输入SF 作为浮点输入后续内核逐步允许直接从 R 寄存器取操作数。我的建议是别管新老内核先记住乘法器有一条独立于 ALU 的数据通路它的结果可以写进 R 寄存器也可以写进 MR。MR 是定点乘法结果寄存器一组完整的 MR 由 MR0、MR1、MR2 三部分组成总共 80 位专门用来承接需要进行长累加的定点乘法。浮点乘法结果则直接落到 R 寄存器一条R8 R0 * R1;在单周期内完成。还有一组容易被忽略的寄存器是 PX。它和 R 寄存器配合形成 80 位的寄存器对比如 PX 加上 R0、R1 可以组合成 80 位定点数。移位器做双字移位时就会用到 PX 来保存移出的高位或低位。很多人在手册里看到 PX 却不知道怎么用其实你只要记住一句话当定点数超过 40 位、需要把两个 R 寄存器串起来时PX 就是中间那个搭桥的寄存器。状态和控制类寄存器同样重要。ASTAT 保存 ALU 运算结果的状态位包括进位、零、负数、溢出、符号位条件执行指令IF EQ、IF GT判断的就是这些位。MSTAT 控制处理器的模式比如舍入模式、饱和模式、位反转寻址开关。这类寄存器在调试时是重点观察对象程序跑飞了先看 ASTAT 里的溢出标志往往比断点定位更快。地址相关的寄存器组则挂在数据地址发生器 DAG 下面按 4 个一组使用I 是索引寄存器保存当前地址M 是修正寄存器保存每次访问后地址的增量L 是长度寄存器设置环形缓冲的长度B 是基址寄存器指向环形缓冲的起始地址。DAG1 管 DM 总线DAG2 管 PM 总线两组完全独立。写循环缓冲的代码时I、L、B 三个必须配套设置少任何一个都会让地址在回绕时跑飞。2.2 48 位指令字里塞进了几个操作从代数语法反推硬件结构SHARC 的一条指令字长 48 位但这不是普通的 48 位 RISC 指令一条指令里可以同时包含多个独立操作。典型的一条指令可能同时包含一个乘加操作、一个 ALU 操作和一个数据传输操作。理解这件事是学会写 SHARC 汇编的关键。原厂汇编器支持两种写法一种是助记符语法比如ADD R4, R0, R1;这种类似老式 DSP 的写法另一种是代数语法直接写R4 R0 R1;看起来更像高级语言。现在默认推荐代数语法原因很简单可读性强而且并行指令的写法更直观。从代数语法反推硬件结构你会发现 SHARC 内部至少有四个并行工作的单元乘法器、ALU、移位器、数据地址发生器。一条指令里的每个操作字段对应一个物理单元。比如R4 R0 R1, R8 R2 * R3;这条指令前半段是 ALU 在做加法后半段是乘法器在做乘法两者共享同一条 48 位指令字单周期同时完成。如果再加一个数据搬移字段写R4 R0 R1, R8 R2 * R3, DM(I4, M4) R6;那就是三个操作并行周期数照样是 1。明白这个结构之后写指令的思维就要从「一条指令一个操作」切换成「一条指令一个操作槽」。40 位 ADD 指令只用了 ALU 槽乘法器槽和 DAG 槽空着白白浪费了。评估性能时不要把每条指令看成独立个体而是看哪些操作能塞进同一条指令字。这个视角转换往往能让一个 FIR 滤波器的循环体从几十个周期压缩到几个周期这是 SHARC 性能优化的核心。2.3 读原厂指令手册的路径按数据路径找指令而不是按字母序新手拿到指令手册最常见的动作是从第一页开始按字母顺序看看到ABS、ADD、AND然后放弃。这不是你的问题是读法不对。SHARC 手册按字母排序只是索引真正的脉络是数据路径。我建议按这条路径读先看核心架构图找到 ALU、乘法器、移位器这三个单元和 R 寄存器之间的连线然后对照数据路径图找你要做的运算属于哪个单元最后再到对应单元的小节里找指令。比如你想做 FIR 滤波核心操作是乘加。按字母序你会看到很多条指令名但按数据路径走你只需要找乘法器那一节里的乘加指令看看操作数来源和目标寄存器再确认能不能和 DM 搬移并行。按这个思路查手册十分钟就能定位到正确指令而不是翻半小时手册还怀疑自己找错了。还有一点要注意手册里每条指令会标注「Algebraic Syntax」和「Assembly Syntax」两种写法。原厂 IDE 的汇编器默认使用代数语法但网上很多老代码用的还是 2000 年左右的助记符语法。你在抄老代码时如果不认识某条指令的写法先查它是不是助记符语法再决定是转换还是重写不要直接复制粘贴。3. 核心指令分类拆解算术、MAC、移位与数据传输3.1 ALU 指令SI、饱和与舍入模式写出最小执行周期ALU 指令是日常用得最多的一类加减、逻辑、绝对值、取最大最小全部由 ALU 完成。最基本的写法是R4 R0 R1;和R4 R0 - R1;操作数直接来自 R 寄存器目标也是 R 寄存器单周期完成。逻辑运算写法类似R4 R0 AND R1;、R4 R0 OR R1;、R4 R0 XOR R1;注意逻辑运算不支持符号扩展模式操作数按 40 位全宽处理。需要重点设置的参数有两个饱和和舍入。饱和模式通过指令修饰符(SAT)来启用写法是R4 R0 R1 (SAT);。启用后如果结果超出 40 位范围会被钳制到最大正数或最小负数而不是回绕。定点算法里做累加时我强烈建议打开饱和否则溢出后的数据回绕会直接把滤波器输出变成噪点。舍入模式对应(RND)通常用在浮点转定点或者扩展精度转单精度时控制尾数怎么处理。默认的舍入是就近舍入如果你对精度有特定要求可以在 MSTAT 里改舍入方式。ALU 指令里还有个容易被忽略的变体带进位加法和带借位减法。多精度运算时会用到。指令里直接带上进位标志作为操作数比如计算 64 位加法先加低 40 位再用带进位指令加高 40 位进位在 ASTAT 里自动衔接。这个细节在处理大整数或定点小数的高精度累加时是刚需千万别在进位传递上自己写逻辑判断周期数会翻倍。我们看一个具体的 FIR 单阶累积片段// 单周期完成乘加和ALU配合的饱和处理 MR MR R0 * R1 (SSFR); // 定点乘加操作数R0有符号扩展为浮点 R4 R4 R2 (SAT), R8 R8 R9 (SAT); // ALU并行累加开饱和这段代码里第一行做定点乘法并把结果累积到 MR乘法器负责完成乘加第二行是两条 ALU 指令并行同时做两组累加都带饱和修饰。注意到每一条语句末尾的分号在 SHARC 代数语法里分号表示一条完整指令的结束如果两条操作要并行写在同一行里用逗号分隔。3.2 乘法器与 MAC 指令定点、浮点与 80 位中间精度SHARC 的乘法器是它的招牌支持定点乘法和浮点乘法。浮点乘法直接写R8 R0 * R1;操作数是 40 位扩展精度浮点结果也是 40 位扩展精度单周期完成。定点乘法则要关心数据格式指令里有修饰符标识操作数是有符号还是无符号比如(SS)表示两个有符号数(UU)表示两个无符号数(SU)表示混合符号。这些修饰符直接影响结果是否正确尤其当数据超过 16 位时符号处理错了结果差一截不是一点半点。真正体现 SHARC 威力的是乘加指令。FIR 滤波器的核心运算y[n] a[n]*x[n] y[n]在 SHARC 上对应MR MR R0 * R1;注意 MR 是 80 位定点累加寄存器乘法结果先扩展成 80 位再加到 MR 上中间没有任何精度损失。这样做大量系数的累加时误差不会在每一步都引入截断最终结果精度比每步都截断到 40 位高得多。MR 寄存器还有一个特性它可以从 MR0、MR1、MR2 三个段读取也可以作为整体参与运算。当你需要把 80 位累加结果转回 40 位时可以用带舍入的指令例如R4 MR (RND);做一次带舍入的取高 40 位操作。这个写法在做定点最终输出前是必须的不做舍入直接截断数值上会偏小一个固定的量。浮点 MAC 则不需要 MR可以直接写R8 R8 R0 * R1;乘加都在浮点域完成。浮点乘加要注意的是编译器不一定能识别 C 语言里的乘加并高效利用硬件写 C 代码时可以尝试使用内建函数或者直接在关键循环里嵌入汇编。MAC 指令的资源冲突也是常见问题。一条乘加指令会占用乘法器槽和 ALU 槽的一部分如果你在同一行再写一个 ALU 操作汇编器很可能报冲突。解决的办法是用连续两行指令把 ALU 操作放到乘加指令之外但这样周期会变长。所以写循环体时要先规划哪些操作放哪个槽这个习惯能从根上避免冲突。3.3 移位器的位操作PX 寄存器对与 SET/RESET/TGL移位器单独占一个执行单元能做的操作不只是左移右移还包括算术移位、逻辑移位、循环移位、位域抽取、归一化等。基本写法是R4 LSHIFT R0 BY 4;做逻辑左移 4 位R4 ASHIFT R0 BY R2;做算术移位移位数放在 R2 寄存器里支持运行时可变移位。注意算术移位右移时最高位自动填充符号位逻辑移位填充 0这个差别在负数处理上很要命。移位器配合 PX 寄存器可以实现 80 位双字移位。做法是先加载一对 R 寄存器再通过移位器指令把 PX 中的高位衔接部分一起移动。写双字移位时要先把被移动的数的高 40 位放 PX低 40 位放目标 R 寄存器然后执行移位。如果你在 64 位定点运算中只用 R 寄存器移位移完还要手动拼接代码又长又慢用 PX 一次就搞定。除了移位SHARC 指令系统里还有一组操作单个状态位的指令比如SET、RESET、TGL。它们直接作用于 MSTAT、ASTAT 中的指定位比如切换位反转寻址模式TGL BITREV;。这类指令是控制指令流和寻址模式的开关看起来不起眼实际很常用尤其在切换不同寻址模式时一条 TGL 比读写整个状态寄存器安全得多因为不会影响其他位。FO、FC这两条标志位操作指令也值得提一下。FO把标志位输出到外部引脚FC清除标志位它们可以用来在代码里做 GPIO 时序标记配合逻辑分析仪测程序段的实际执行时间。我调试实时性时经常用这个办法比断点准确毕竟断点本身会干扰时序。3.4 DM/PM 双总线传输并行搬移的写法与边界SHARC 的程序存储器和数据存储器在物理上是分开的有各自的总线。普通传输指令用 DM 或 PM 前缀标识总线例如DM(I4, M4) R4;把 R4 写到 DAG1 索引的数据存储器地址R6 PM(I8, M8);从程序存储器读取到 R6。由于总线独立一条指令里可以同时访问 DM 和 PM这就是 SHARC 能在一个周期内既搬数据又做计算的基础。更厉害的是 DM 与 PM 之间的直接搬移写法是DM(I4, M4) PM(I8, M8);。这一条指令从 PM 总线读一个数再写到 DM 总线两个地址都由各自的 DAG 控制。在处理双数据区算法时比如音频左右声道分开存放这种指令可以省掉一次寄存器周转周期省一半。传输指令的边界在哪里一是地址寄存器 I、M、L、B 必须提前配好二是传输的目标和源不能同时占用同一个总线端口。比如一条并行指令里DM 总线上既要读又要写汇编器会报总线冲突。另外PM 总线既传输指令又要传输数据如果程序正在执行指令预取同时又要通过 PM 读大量数据可能产生总线竞争。工程上我习惯把常量和系数表放在 PM 区数据放 DM 区这样两条总线都用到冲突最少。4. 寻址方式与并行执行SHARC 性能的真正来源4.1 五种寻址方式从后增量到循环缓冲参数一次设对SHARC 的 DAG 支持五种寻址方式寄存器间接寻址、后增量寻址、后减量寻址、索引寻址、位反转寻址。其中后增量/减量是 DSP 算法用的最多的一种因为滤波、FFT、矩阵运算里的数据访问模式大多是线性扫过。写法是DM(I4, M4) R4;括号里 I4 是当前地址M4 是修正量执行这条指令后 I4 自动加上 M4。M 值是跳变步长不一定是 1。循环缓冲寻址在数字信号处理里重要性极高。它依赖 L 和 B 寄存器L 设置缓冲长度B 设置基地址。设好后地址指针在缓冲范围内自动回绕。样板配置如下// 配置循环缓冲指针数组长度 64字地址按 1 递增 L4 64; // 环形长度单位是字不是字节 B4 buffer_base; // 基址指向缓冲起始 I4 buffer_base; // 索引从起始开始 M4 1; // 每次后增量 1 个字配置时最容易出错的是长度单位。SHARC 是字寻址L4 赋值 64 代表环形缓冲包含 64 个字而不是 64 字节。按字节习惯设置的人回绕点会错一半数据被写到缓冲外调试时很难定位。基址 B4 必须按字地址对齐某些内核要求缓冲基址的低位地址为零具体限制要看对应型号的数据手册。位反转寻址是 FFT 专用的。它把索引寄存器最高位和最低位互换、次高位和次低位互换这样 FFT 蝶形运算输出后的序列重新排列时不需要额外搬移数据。用法是先在 MSTAT 里打开位反转模式SET BITREV;然后正常用 DAG 做后增量寻址地址就会按位反转后的顺序生成。使用完记得RESET BITREV;关掉否则后续普通寻址会被干扰这个开关很容易被遗忘。4.2 条件执行与延迟分支IF 修饰与 DB 延迟槽数位信号处理里的判断分支不多但一旦有判断用不好条件执行会让流水线停顿好几个周期。SHARC 支持条件执行修饰写在指令最前面IF EQ R4 R0 R1;。这条指令只有当 ASTAT 中的 Z 标志为 1 时才执行否则该指令周期相当于空转但不会跳转不会打断流水线。条件来源包括 EQ、NE、GT、LT、LE、GE、AC、AV 等状态位对应 ALU 的比较结果。IF cond jump这种跳转要特别注意延迟槽。无延迟跳转意味着跳转指令执行后CPU 还要等流水线里已经取到的指令执行完毕才真正跳过去这期间有几个周期的开销。为了减少开销SHARC 提供延迟分支指令写法是在跳转指令末尾加(DB)标记比如JUMP (PC, 5) (DB); // 延迟分支延迟槽内指令继续执行 NOP; // 延迟槽指令 R4 R0 R1; // 延迟槽指令跳转前仍会执行延迟槽里的指令在跳转前照样执行这会带来一个经典踩坑如果你在跳转条件成立的本意里不想执行某条指令但它恰好在延迟槽里那它还是会被执行。写入口判断时把「无条件执行的指令」放进延迟槽把「有条件才执行的指令」放到跳转目标处这是经验法则。循环是另一个常见坑点。普通循环用LCNTR和DO UNTIL LCE实现零开销循环循环体重复执行时不需要显式跳转没有流水线停顿。写法LCNTR 100, DO (PC, 10) UNTIL LCE; // 循环100次循环体约10条指令 // 循环体指令...循环体中不能再嵌套使用 LCNTR除非用循环栈保存否则嵌套循环的内层循环会覆盖外层计数。SHARC 提供硬件循环栈可以支持多层循环嵌套但使用前要确认栈深度够不够不要盲目嵌套。4.3 用一条 48 位指令实现「乘加搬移」并行语法详解并行指令的完整形态是把两个或三个操作写在同一行用逗号分隔组成一条 48 位指令。这里有一个约束每个执行单元一个周期只能被占用一次。换句话说一行里最多有一条乘加指令、一条 ALU 指令而且传输操作不能和 ALU 操作争用同一个结果寄存器。下面是一个常见的高效写法// 单周期内同时完成浮点乘加 ALU减法 DM搬移 R8 R8 R0 * R1, R4 R2 - R3, DM(I4, M4) R6;拆开看R8 R8 R0 * R1占用乘法器槽做浮点乘加R4 R2 - R3占用 ALU 槽做减法DM(I4, M4) R6占用 DAG1 的数据写端口做搬移。这三个操作互相独立结果寄存器各不冲突于是硬件能在单周期全部完成。写并行指令时要遵守两条规则。规则一不冲突——两条操作不能用同一个计算单元不能写同一个目标寄存器。规则二传输操作总线和计算操作的目标不能冲突——比如搬移指令要写到 R8但乘法器的结果也写到 R8这就是冲突。汇编器会在编译时报operation conflict或register conflict看到这类报错优先检查这两条规则。还有一种并行是把数据传输的两端都利用起来比如滤波器里经典的「取一个新数、存一个结果」R0 DM(I0, M0), DM(I4, M4) R2;一条指令同时做读和写。这种写法在块处理循环里能有效减少周期建议熟手在循环体最内层尽量用这种形态把循环从「取数、计算、存数」三个周期压缩到一个周期。5. SHARC 指令上手的避坑与排查五条血泪记录5.1 现象浮点结果和预期差一两个 LSB加 RND 反而更难看某次做音频均衡器系数运算用浮点。代码跑完输出和浮点参考程序对比总是差一两个最低有效位。在关键运算后加了(RND)修饰结果误差不仅没变小某些频点反而更大。原因是中间结果本身是 40 位扩展精度过早舍入到 32 位单精度丢失了扩展精度带来的余量误差自然变大。解决只有最终输出需要 32 位单精度或 16 位定点时才做舍入中间链路保持 40 位运算。这也是 SHARC 设计扩展精度的初衷——中间过程不要轻易降精度。5.2 现象循环缓冲地址没有回绕数据被写到意外位置配置循环缓冲时I 和 B 都设了L 也设了运行一会儿后发现内存里出现乱数据最后定位到环形缓冲越界。原因是 L 设置成了字节数而 SHARC 是字寻址。比如缓冲想放 256 个 32 位字字地址范围 0~255但有人按字节算了 1024 填进 L4。结果回绕周期变成了 1024 个字早就写出缓冲边界了。解决L 一律按「字数」设置另外确认 B4 基址满足型号手册要求的对齐条件通常要求基址是 2 的幂次对齐。5.3 现象并行指令语法看着正确汇编器却报 operation conflict写了一条看起来很顺的并行指令比如R4 R0 R1, R8 R0 * R1, DM(I4, M4) R4;。编译器报错提示 ALU 结果和传输源冲突。原因是第三个操作DM(I4, M4) R4要读取 R4而第一个操作R4 R0 R1正在写 R4同一条指令周期里先写后读关系不成立。解决把目标寄存器换成没参与其他操作的寄存器或者把传输操作改为移入一个临时寄存器等下一个周期再处理。5.4 现象跳转后总是多执行了一条指令延迟槽背锅写了一个中断服务例程末尾跳回主循环结果每次跳转都执行了末尾那条不该执行的状态清除指令。查了好久发现跳转写成了JUMP loop (DB);而下一行恰好是状态清除。延迟分支的特性就是延迟槽指令在跳转前照常执行。解决确认延迟槽里的指令是否真的是「任何情况下都要执行」的如果不满足改成非延迟分支或者在跳转前把延迟槽指令调整到合适位置。5.5 现象C 代码里内嵌汇编跑起来寄存器被踩在 C 里用汇编写了段乘法内嵌在滤波器循环里结果函数返回后 R 寄存器的值变了导致后续 C 代码计算异常。原因是 C 编译器不知道内嵌汇编用了哪些寄存器不会为它保存现场。解决要么把汇编代码放到独立的汇编文件中用函数接口封装这样 C 调用时遵循统一调用约定要么在内嵌汇编时明确告诉编译器哪些寄存器被修改了。调试时先加volatile防止编译器乱序再逐个检查寄存器占用。6. 进阶验证技巧用最小汇编样本测真实指令周期6.1 用仿真器的 cycle counter 给三条指令计时理论上的「单周期」到底执行了没有需要实测。原厂 IDE 的模拟器环境通常带有周期计数器。我给每条待测指令前后加标志位翻转或直接读周期计数寄存器跑完把差值打出来。比如测延迟分支的真实开销把(DB)版本和非延迟版本分别跑 1000 次差值除以 1000就是真实的流水线停顿周期数。这个方法比用示波器量 GPIO 引脚精确得多因为无需考虑中断和缓存干扰。6.2 看反汇编检查指令字是否按预期打包并行指令写对了编译后还要看一眼反汇编窗口确认它确实打包成一条 48 位指令。有几次我写的并行指令被汇编器「好心」拆成了两条串行指令原因是操作冲突被编译器自动规避了。反汇编里如果看到两个地址分别存放操作说明并行失败性能已经打了折扣。检查反汇编文件是最直接的验证手段不要跳过。6.3 我最终留给自己的一条习惯注释里写周期预算我现在写 SHARC 汇编每一段循环体开头都会用注释写清楚当前用了几个周期目标是多少。改一条指令马上看注释里的数字对不对得上。优化代码时先把最内层循环的周期预算定死再向外层扩展。这条习惯帮我避免了无数次「优化了单个指令整个循环反而变慢」的窘境。毕竟流水线是一次整体博弈不是单个指令的竞速。希望这篇讲义能帮你在 SHARC 上少走几段弯路把指令系统的并行优势真正用起来。本文还有配套的精品资源点击获取