1. 高速设计里最容易栽跟头的MDI到底难在哪1.1 先明确MDI指什么、在哪条链路上MDI的全称是Medium Dependent Interface介质相关接口。在整个以太网链路里它从PHY芯片的引脚一直延伸到RJ45连接器中间通常包含隔离变压器、共模电感、端接阻容、ESD防护器件以及连接器本身。信号从PHY的MDI引脚出来经过变压器耦合到双绞线再传到对端的交换机或者网卡PHY。10/100BASE-T只有一对发送和一对接收到了1000BASE-T则是4对线同时双向收发每对都是125MBaud的PAM5信号。很多人会把MDI简单理解成“网口差分对”觉得照着参考设计画就行。但做了几个高速项目后你会发现它和PCIe、USB、HDMI这类板内高速总线有本质区别PCIe/USB的链路全程在PCB上返回路径清晰可控而MDI是把差分信号通过变压器送到外部线缆还要在很宽的频带上抑制共模噪声。换句话说MDI本质上是一个“局部高频模拟电路”不能完全用数字接口的思路去处理。尤其是千兆以太网4对线同时工作对串扰、回流、共模抑制的要求翻了好几倍任何一个环节粗糙都可能让产品在EMC测试或量产阶段亮红灯。1.2 为什么MDI是产品翻车最集中的区域我常年做嵌入式主板和工控板回板测试时遇到以太网问题的概率远高于其他接口。常见现象无外乎这几类百兆能link千兆不行、插上线缆后指示灯乱闪、长时间大数据传输掉包、连接器打静电后PHY挂掉、30到200MHz辐射超标。每次追根溯源问题基本都落在MDI这一小段电路上。漏掉参考设计里的端接、差分对跨了分割、变压器下方没有挖空、连接器地处理不当、共模电感选型不对……这些问题单拎出来都不算什么高深理论但叠加在一起就会出现“明明是标准电路却怎么调都别扭”的局面。更麻烦的是MDI同时横跨两个地系统一端是PHY的数字/模拟地另一端是连接器引出的线缆地和机壳地。设计得好共模噪声能顺着低阻抗路径泄放掉设计得不好整个线缆就变成天线向外辐射EMI整改能把人折磨到怀疑人生。这也是我决定把多年积累的MDI高速设计注意事项整理成文的原因给正在做带网口产品的硬件工程师、PCB工程师以及被EMC整改折磨的同行提供一份可以直接抄作业的检查思路。2. 方案选型到底是分立变压器还是集成变压器RJ452.1 两种主流MDI拓扑的各自优缺点做原理图之前第一个要定下来的问题是拓扑。现在主流方案分为两大类分立方案和集成方案。分立方案是在PHY旁边单独放一颗以太网变压器比如百兆常用的HX1188NL、千兆常用的HX5008NL这类变压器到RJ45之间再有差分走线过去。集成方案则是RJ45插座内部直接集成变压器俗称带变压器的网络座子PHY出来之后几乎可以直连。两种方案我都大量用过各自的优缺点非常明显。分立方案占面积大、组装工序多但变压器可选择性很广屏蔽、耐压、圈数比都能找到对应型号而且在EMC整改阶段可以单独更换变压器排查问题灵活性极高。集成方案省空间、器件少、一致性相对更好很多消费类主板和空间受限的板卡都在用但问题在于变压器参数被固化在座子里如果座子厂家内部磁件工艺不过关EMC阶段几乎没有补救余地只能换整个座子重新打样。对比项分立变压器连接器集成变压器RJ45PCB面积占用较大小变压器选型灵活性高可按PHY需求调整低不可调整EMI可控性强可通过布局调整依赖插座内部品质返修/维修难度方便较差通常整座更换综合成本中中低共模电感独立器件可调整内置或需外部配合我个人习惯是产品对成本敏感、板子空间有限且不需要过太严苛的EMC认证时可以考虑集成座子只要空间允许或者产品面向工业、通信、车载这些对稳定性要求高的场景就优先用分立方案。千兆接口尤其不建议在没验证过内部磁件品质的情况下直接盲用低价集成座子否则后面整改都会转化为时间和人力成本。2.2 变压器与共模电感选型时该盯哪些参数选以太网变压器时有几个参数必须和PHY手册对应起来看。第一个是圈数比绝大多数百兆和千兆MDI隔离变压器是1:1但中心抽头的接法差异很大。有的PHY要求中心抽头直接接VDD有的要求通过电阻再接还有的要求对地接电容接错之后信号电平和共模电压都会不对表现出来就是link不稳定或者丢包。第二个是绝缘耐压常见规格有1500Vrms和2250Vdc这直接关系到过认证和雷击浪涌的余量隔离等级不够的变压器在打浪涌时初级次级之间可能直接击穿。第三是开路电感OCL和插入损耗。千兆以太网对变压器带宽要求比百兆高很多廉价变压器高频段损耗偏大会直接吃掉信号裕量回板之后表现为高速协商不稳定但又找不到明确短路点。我一般会在选型阶段就要求原厂提供插入损耗曲线而不是只看datasheet首页那几个大参数。共模电感同样不能随意挑。以太网用的共模电感核心关注100MHz时的阻抗、DCR和额定电流。千兆方案里4对线共用的共模电感100MHz阻抗通常在90到120Ω之间额定电流要留够余量一般认为至少是实际共模电流的2到3倍。共模电流主要来自线缆感应和电源噪声耦合看似不大可一旦磁芯饱和共模电感的高频阻抗会迅速掉下来等于白装。选型时还要注意封装和DCRDCR太大会压低信号幅度并带来额外发热在高温环境下尤其不利。2.3 跟着PHY手册逐行核对原理图很多人画MDI原理图习惯“复制粘贴上一块板子”这是最容易踩坑的地方。不同厂家的PHY甚至同一厂家不同型号MDI引脚定义、中心抽头偏置、内置端接情况都可能不一样。比较新的千兆PHY很多已经把差分端接电阻集成到芯片内部外部如果再放一对匹配电阻等效差分阻抗会偏低信号反射反而变严重。我每次画MDI之前都会把三份资料放在一起看PHY芯片参考设计、变压器厂商参考电路、产品结构对应的连接器推荐电路。核对内容主要有五步确认MDI0到MDI3分别对应RJ45的1/2、3/6、4/5、7/8确认变压器中心抽头的接法和PHY内部偏置要求一致确认外部端接电阻是否与PHY内置端接冲突内置的必须删掉确认共模电感的位置和方向不能把初次级方向搞反确认静电防护器件的钳位电压和结电容不会影响差分信号。核对完再画图虽然多花半小时却能省掉回板后好几天排查时间。3. 布局布线的直观做法把MDI区域当成“半个射频电路”3.1 布局第一原则PHY、变压器、RJ45排成一条直线MDI布局的核心原则是“变压器尽量靠近RJ45PHY到变压器距离适当”常见做法是PHY、变压器、RJ45呈一条直线排列中间不要拐弯。变压器到RJ45走线短了线缆侧的回流环和共模天线面积就小PHY到变压器距离太近会导致初次级之间的噪声直接耦合到PHY但也不要为了绕漂亮而拉长走线。对于千兆方案我一般把PHY到变压器控制在15mm以内变压器到RJ45控制在10mm以内具体还要根据整板布局微调。变压器下方所有层都需要挖空这是MDI布局里最容易被忽视的一步。变压器初、次级之间的隔离靠内部绕组和绝缘材料实现如果PCB上变压器正下方的平面层保留铜皮就会在初次级之间形成寄生电容把主板上的开关噪声直接耦合到线缆侧。挖空范围通常比变压器封装外扩1到2mm所有电源层、地层都要掏掉只保留必要的走线通道。ESD/TVS器件要放在连接器和变压器之间走线先经过防护器件再进变压器这样静电能量优先被钳位在连接器侧而不是穿过变压器进入PHY。器件摆放要顺着信号方向寄生电容受控不能为了好看把防护器件绕到变压器后面。3.2 连接器地怎么处理既不能直连也不能悬空连接器金属外壳地、机壳地、系统信号地之间的关系是MDI设计里争议最多的地方。最怕两个极端一是外壳地与信号地大面积直接连通静电测试时噪声顺着地平面灌进内部电路二是完全不连通外壳变成悬浮天线共模噪声无处泄放辐射问题随之而来。常用的做法是在连接器外壳地和系统地之间用高压电容加磁珠桥接。高压电容典型值在1000pF到10nF之间耐压要求2kV以上目的是给高频共模电流一个低阻抗泄放路径同时隔断低频地环路。磁珠则用来抑制高频噪声的回灌。具体怎么配要看产品结构如果有金属机壳可以锁附那优先保证接口地到机壳地的低阻抗连接如果是塑料外壳产品则倾向用高压电容和磁珠组合桥接到系统GND。注意这个桥接点在PCB上要尽量靠近RJ45的固定脚不要绕远路。桥接路径一旦过长本身就会成为辐射天线。3.3 布线规则100Ω差分阻抗只是起点MDI差分对布线第一件事是满足100Ω差分阻抗千兆要求误差通常在正负10%以内百兆可以宽松一些。但阻抗只是起点实际翻车往往出在以下几个方面。第一是过孔。差分对内部尽量少打过孔如果必须换层要在换层过孔旁边放置回流地孔保证返回电流路径连续。第二是线对间距。千兆MDI有4对差分同时工作线对与线对之间的距离尽量做得足够大我通常要求至少3倍线宽有条件还要在地平面加一排地孔作隔离防止线对间串扰。第三是远离干扰源。MDI走线不要和晶振、时钟线、DDR数据线、DC-DC开关节点长距离平行尤其不能在走线下方跨过电源转换区域。还有一个容易被忽略的点是连接器引脚区的stub。RJ45引脚有焊盘和过孔如果封装设计不好会在高速信号通路上留下很短的stub这个stub在低频时几乎没影响千兆时却会引起局部阻抗突变。所以画封装时尽量采用背钻或小盘设计至少要让走线进入连接器引脚时过渡尽量平滑。3.4 回流路径与跨分割最隐蔽的雷区MDI差分信号的回流路径在PCB地平面里如果地平面不完整回流电流会被迫绕行在MDI范围内形成一个很大的环路天线。更隐蔽的问题是变压器两侧地分割后差分线一旦跨过分割信号和回流就完全脱节阻抗突变导致信号在分割处反射轻则丢包重则link都无法建立。处理建议可以归纳为四条MDI走线优先参考完整地平面不要在走线正下方铺其他信号层如果连接器外壳地、系统地和PHY地之间做了分割MDI差分线绝对不要跨分割必须跨地分割时在分割桥接处加0Ω电阻或高频电容并保证回流路径成对出现所有MDI信号建议包地处理包地铜皮每隔2到3mm打一个地孔连接到主地平面。注意包地不能包成封闭环。有些工程师为了让差分对隔离更好把一整圈铜皮全部连起来结果形成涡流区或强耦合天线反而让噪声更严重。正确做法是包地铜皮留出开断点并就近接地。3.5 Bob Smith端接、RC泄放与共模电感的摆放Bob Smith端接是MDI上最经典的共模处理电路。在变压器到RJ45这一侧四对差分线的中心抽头通过电阻汇聚到一个公共节点再由RC网络接到地或机壳给线缆感应的共模电流提供一条低阻泄放路径。典型电阻值有50Ω和75Ω两派具体用哪个由变压器或连接器厂商的参考电路决定不建议自己拍脑袋改参数。RC网络的位置要放在连接器和变压器之间的线缆侧不能放在PHY侧。否则共模抑制效果会因为变压器隔离而大幅下降等于白做。共模电感要靠近变压器放置方向顺着信号流并确保其下方的地平面不被切断否则共模电感自身可能成为新的噪声耦合源。另外如果集成RJ45座子内部已经包含共模电感外部就不要再串联第二颗否则叠加后高频阻抗过大会让信号边沿变得很差。这个细节在选座子阶段就要跟供应商确认清楚。4. 实操记录从原理图核对到回板调试的完整流程4.1 原理图阶段要做完的功课无论项目多急我坚持在原理图阶段完成一项工作把PHY芯片参考设计、变压器厂商参考电路、连接器推荐电路三份资料放在一起逐网络核对。这个过程能提前发现多数问题避免把错误带到PCB阶段。具体核对项包括MDI对位是否和RJ45一致、中心抽头偏置是否匹配、外部端接是否重复、防护器件是否放对了位置、连接器外壳地处理是否合理。还有一点容易漏PoE供电产品还要确认变压器是否支持PoE电流普通网络变压器用在PoE链路上会因为直流偏置过大而饱和link都起不来。4.2 用计算来检验Bob Smith网络的RC参数理论归理论实际选RC参数时我会简单算一下。以千兆MDI的Bob Smith网络为例假设参考电路要求每对线中心抽头经75Ω电阻汇聚到公共节点再经C等于4700pF、耐压2kV的电容接到机壳地。在100MHz时这个电容的阻抗约等于0.34Ω说明高频共模电流基本被短路到地而在1kHz时电容阻抗约34kΩ不会破坏低频隔离。这个计算能验证RC选值是否真的起到“高频泄放、低频隔离”的作用。共模电感的额定电流按最不利情况估算。1000BASE-T的PHY在线缆侧会有大约10mA量级直流偏置电流再叠加浪涌和共模瞬态选择额定电流大于100mA的共模电感通常足够。如果选得太小高频阻抗在瞬态冲击时可能直接掉零等于没有防护。4.3 Layout过程中的MDI检查清单我拉线时会单独建一份MDI Checklist每次评审都用同一张表避免凭感觉判断。下面是我常用的检查项几乎每个项目都会过一遍检查项要求通过标准差分阻抗100Ω典型千兆误差控制在正负10%内阻抗测试报告符合要求线对内部等长正负5mil以内长度报告核对线对之间等长正负15到20mil以内长度报告核对过孔数量线对内部尽量不超过2个过孔结合回流地孔判断参考平面下方为完整地平面无跨分割逐层查看确认变压器下方挖空所有层挖空并外扩1到2mm叠层图核对包地地孔间距2到3mm包地留开断点目检加DRC防护器件位置位于连接器和变压器之间布局图核对外壳地桥接高压电容加磁珠靠近连接器原理图核对线对间距大于等于3倍线宽间距测量这张表看起来琐碎但每一次回板后出现的疑难杂症最终都能对应到表里的某一项。把它固化到流程里之后我踩坑的概率明显下降。4.4 回板以后按顺序进行的测试步骤板卡回板后不要急着跑系统我习惯按下面的顺序做先用万用表量RJ45侧MDI引脚对地阻抗确认没有短路、虚焊、变压器初次级接反再给PHY上电测电源电压和25MHz或125MHz时钟波形最后才看Link状态。如果是千兆PHY优先用支持千兆的交换机或测试仪做回环测试有问题时通过PHY寄存器读Link状态、极性、对端能力快速区分是硬件问题还是码流问题。有条件的话建议准备一个近场探头加频谱仪。让板卡跑在千兆发包状态用探头从PHY向RJ45方向扫一遍观察MDI区域在30MHz以上的频谱分布。如果某一段走线附近出现明显凸起的宽带噪声多半是回流不连续或共模抑制失效。可以先在验证板上调整RC参数或磁珠方向确认方向再集中改版不用反复打样。这里分享一个小经验MDI走线附近的噪声频谱如果呈“梳子状”等间隔分布通常和某种周期性干扰源强相关例如开关电源开关频率或其倍频。找到基频后可以快速定位到对应的电源电路再观察它和MDI之间的耦合路径处理起来有的放矢。5. 常见MDI故障现象、定位和整改实测5.1 百兆正常千兆不稳定问题多半出在布线这类故障我在项目中遇到过不止一次。现象是同一根网线插到百兆交换机上完全正常插到千兆交换机上要么协商不到千兆要么link指示灯乱闪数据传输一多就断。排查顺序我建议这样来先换一根质量确认没问题的网线排除线缆因素再看PHY寄存器读取协商结果和每对线的状态最后回到PCB上查差分对等长和跨分割。千兆要求4对线同时工作任何一对差分有问题都会被放大。比较典型的元凶是线对间长度差太大或者其中一对跨了地平面分割。百兆只用两对线问题对没被用到自然看不出千兆全部启用问题立刻暴露。我处理过一块板子百兆正常千兆不稳最后查出来是MDI3那对差分在连接器下方少打了一排回流地孔导致回流绕了大圈。补上地孔后问题消失硬件一字未改。5.2 辐射超标30到200MHz出现周期性包络以太网产品做辐射发射测试时30到200MHz频段是最容易超标的区域因为MDI线缆本身就是一根天然天线。如果频谱仪上看到等间隔的“梳子”状包络通常和某个周期性基频相关而看不到明显基频的宽带凸起更多是共模抑制失效或者回流路径不连续。整改时从两个方向入手降低共模源削弱天线。降低共模源的做法包括检查变压器下方是否挖空、共模电感是否靠近变压器、差分对是否跨分割削弱天线的做法包括优化连接器外壳地处理、给线缆加磁环、在RJ45外壳地和机壳地之间补高压电容。我之前做过一块四层板辐射超标点集中在62.5MHz附近最后发现是连接器外壳地到机壳地的电容失效导致整个RJ45外壳变成辐射极板。换了一颗容量和耐压合规的电容后余量从负值提高到超过6dB。5.3 雷击和静电测试经常打坏PHYPHY芯片在静电测试或雷击浪涌中被打坏是很多硬件工程师都遇到过的头疼事。十次里有八次不是芯片质量问题而是MDI上的能量泄放路径不畅导致高压能量顺着变压器耦合进了PHY。防护思路要分两级第一级是连接器侧的TVS或气体放电管把大部分浪涌能量钳位到地第二级是变压器的隔离耐压隔离残余能量。TVS选型时既要看钳位电压又要看结电容钳位电压要低于PHY能承受的极限结电容则不能太大否则会影响高速信号。常见以太网口TVS型号很多但不要只看封装要重点核对钳位电压和动态电阻动态电阻大的器件在浪涌时钳位效果差PHY照样会受伤。另外雷击浪涌和静电测试的整改方向经常有冲突。静电要求泄放路径越短越好浪涌则要求TVS有足够的通流能力。实际项目里我会优先保证浪涌因为在CE、FCC这类标准里网口浪涌等级往往比静电更严苛且一旦打坏PHY就要更换芯片返修成本更高。5.4 Link一直起不来从寄存器到线缆层的定位顺序板子回来插上网线完全无法link这类问题看似基础但实际定位时容易乱。我总结出一套固定顺序先量硬件再查寄存器最后排除线缆和链路对端。硬件层面量MDI引脚的直流阻抗和正常板卡对比重点排查虚焊、桥连、变压器损坏。寄存器层面读PHY的状态寄存器和中断寄存器看有没有检测到信号、有没有极性翻转、对端能力是怎样的。线缆层面换一根已知正常的网线接一个确认正常的交换机排除对端问题。有个容易被忽略的坑是自动极性协商。某些PHY默认开启自动翻转但如果连接器到变压器的差分对极性画反了百兆有时仍能协商成功千兆则会失败。遇到极性反接时读PHY的ANLPAR寄存器就能看到翻转位。这个问题在原理图阶段核对MDI对位就可以避免回板后纯靠调试很费时间。这里再分享一个实际项目里的教训有块板子百兆能量能link但偶尔要重插好几次网线最后查出来是RJ45座子内部弹片接触不良和我们的设计一点关系都没有。所以排查时不要只盯着PCB连接器本身的可靠性也要纳入考量尤其是便宜座子的弹片强度和镀层厚度在量产阶段很容易变成偶发故障源。做MDI设计这些年我的体会是真正难的从来不是某一条高大上的理论而是把每一件基础工作做到位。原理图阶段舍得花半小时核对参考设计Layout阶段愿意为回流地孔多画几排回板以后按顺序量硬件再查寄存器这些习惯累积下来网口相关的疑难杂症会少很多。希望这份总结能帮同行们少走一段弯路。