大家好。在高速数字电路设计中电源分配网络PDN的去耦设计直接关系到芯片能否获得稳定、纯净的电源供应。如果去耦电容的数量、容值或布局位置选择不当轻则导致电源噪声超标重则引发系统功能异常。传统方法往往依赖经验公式或等到PCB布局阶段才能验证去耦效果一旦发现问题修改成本极高。Cadence 25.1新版本为System Capture新增了去耦电容仿真功能允许设计师在原理图设计阶段通过仿真快速评估不同电容配置对电源阻抗的影响从而科学地优化去耦方案避免欠设计或过设计。本次分享将带大家了解如何使用去耦电容仿真功能。以下是关键步骤总结第一步启动去耦电容分析打开原理图选中需要添加去耦电容的目标器件右键选择Bypass/Decaps。第二步配置电容参数添加电容根据电容容值Value进行搜索选择并添加所需的去耦电容。调整数量按需修改每种电容的放置数量。指定连接关系配置电容所连接的电源符号Power Symbol和地符号Ground Symbol。设置摆放距离修改电容与芯片电源引脚之间的间距Distance用于后续约束传递。第三步执行仿真设置仿真参数调整纹波电压Ripple Voltage和瞬态电流Transient Current等仿真条件。运行仿真点击Plot Target Impedance系统将生成电源阻抗-频率曲线。第四步查看结果并应用仿真完成后分析阻抗曲线是否满足目标阻抗要求。可根据仿真结果反复调整电容配置直至去耦效果满足设计目标。点击OK将最终的电容配置结果摆放到原理图上。通过以上四步即可在原理图阶段完成去耦电容的仿真与优化有效提升电源完整性设计的效率与质量。本次分享就到这里谢谢大家。